當(dāng)你認(rèn)為你已經(jīng)掌握了PCB 走線的特征阻抗Z0，緊接著一份數(shù)據(jù)手冊(cè)告訴你去設(shè)計(jì)一個(gè)特定的差分阻抗。令事情變得更困難的是，它說(shuō)：“……因?yàn)閮筛呔€之間的耦合可以降低有效阻抗，使用50Ω的設(shè)計(jì)規(guī)則來(lái)得到一個(gè)大約80Ω的差分阻抗！”這的確讓人感到困惑！這篇文章向你展示什么是差分阻抗。除此之外，還討論了為什么是這樣，并且向你展示如何正確地計(jì)算它。 單線：圖1(a)演示了一個(gè)典型的單根走線。其特征阻抗是Z0，其上流經(jīng)的電流為i。沿線任意一點(diǎn)的電壓為V=Z0*i（ 根據(jù)歐姆定律）。一般情況，線對(duì)：圖1(b)演示了一對(duì)走線。線1 具有特征阻抗Z11，與上文中Z0 一致，電流i1。線2具有類(lèi)似的定義。當(dāng)我們將線2 向線1 靠近時(shí)，線2 上的電流開(kāi)始以比例常數(shù)k 耦合到線1 上。類(lèi)似地，線1 的電流i1 開(kāi)始以同樣的比例常數(shù)耦合到線2 上。每根走線上任意一點(diǎn)的電壓，還是根據(jù)歐姆定律，
標(biāo)簽： 差分阻抗
上傳時(shí)間： 2013-10-20
上傳用戶(hù)：lwwhust
Hyperlynx仿真應(yīng)用:阻抗匹配.下面以一個(gè)電路設(shè)計(jì)為例，簡(jiǎn)單介紹一下PCB仿真軟件在設(shè)計(jì)中的使用。下面是一個(gè)DSP硬件電路部分元件位置關(guān)系(原理圖和PCB使用PROTEL99SE設(shè)計(jì))，其中DRAM作為DSP的擴(kuò)展Memory(64位寬度，低8bit還經(jīng)過(guò)3245接到FLASH和其它芯片)，DRAM時(shí)鐘頻率133M。因?yàn)轭l率較高，設(shè)計(jì)過(guò)程中我們需要考慮DRAM的數(shù)據(jù)、地址和控制線是否需加串阻。下面，我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型。然后打開(kāi)Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗(yàn)證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開(kāi)始導(dǎo)入主芯片DSP的數(shù)據(jù)線D0腳模型。左鍵點(diǎn)芯片管腳處的標(biāo)志，出現(xiàn)未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對(duì)應(yīng)管腳。 3http://bbs.elecfans.com/ 電子技術(shù)論壇 http://www.elecfans.com 電子發(fā)燒友點(diǎn)OK后退到“ASSIGN Models”界面。選管腳為“Output”類(lèi)型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數(shù)據(jù)線對(duì)應(yīng)管腳和3245的對(duì)應(yīng)管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開(kāi)始建立傳輸線模型。左鍵點(diǎn)DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因?yàn)槲覀兪褂盟膶影澹诒韺幼呔€，所以要選用“Microstrip”，然后點(diǎn)“Value”進(jìn)行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長(zhǎng)度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒(méi)有加阻抗匹配的仿真模型(PCB最遠(yuǎn)直線間距1.4inch，對(duì)線長(zhǎng)為1.7inch)。現(xiàn)在模型就建立好了。仿真及分析下面我們就要為各點(diǎn)加示波器探頭了，按照下圖紅線所示路徑為各測(cè)試點(diǎn)增加探頭：為發(fā)現(xiàn)更多的信息，我們使用眼圖觀察。因?yàn)闀r(shí)鐘是133M，數(shù)據(jù)單沿采樣，數(shù)據(jù)翻轉(zhuǎn)最高頻率為66.7M，對(duì)應(yīng)位寬為7.58ns。所以設(shè)置參數(shù)如下：之后按照芯片手冊(cè)制作眼圖模板。因?yàn)槲覀冏铌P(guān)心的是接收端(DRAM)信號(hào)，所以模板也按照DRAM芯片HY57V283220手冊(cè)的輸入需求設(shè)計(jì)。芯片手冊(cè)中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個(gè)NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(hào)(不長(zhǎng)于3ns)：按下邊紅線路徑配置眼圖模板：低8位數(shù)據(jù)線沒(méi)有串阻可以滿足設(shè)計(jì)要求，而其他的56位都是一對(duì)一，經(jīng)過(guò)仿真沒(méi)有串阻也能通過(guò)。于是數(shù)據(jù)線不加串阻可以滿足設(shè)計(jì)要求，但有一點(diǎn)需注意，就是寫(xiě)數(shù)據(jù)時(shí)因?yàn)榇嬖诨貨_，DRAM接收高電平在位中間會(huì)回沖到2V。因此會(huì)導(dǎo)致電平判決裕量較小，抗干擾能力差一些，如果調(diào)試過(guò)程中發(fā)現(xiàn)寫(xiě)RAM會(huì)出錯(cuò)，還需要改版加串阻。
上傳時(shí)間： 2013-11-05
上傳用戶(hù)：dudu121
共模干擾和差模干擾是電子、 電氣產(chǎn)品上重要的干擾之一，它們 可以對(duì)周?chē)a(chǎn)品的穩(wěn)定性產(chǎn)生嚴(yán)重 的影響。在對(duì)某些電子、電氣產(chǎn)品 進(jìn)行電磁兼容性設(shè)計(jì)和測(cè)試的過(guò)程 中，由于對(duì)各種電磁干擾采取的抑 制措施不當(dāng)而造成產(chǎn)品在進(jìn)行電磁 兼容檢測(cè)時(shí)部分測(cè)試項(xiàng)目超標(biāo)或通 不過(guò)EMC 測(cè)試，從而造成了大量人 力、財(cái)力的浪費(fèi)。為了掌握電磁干 擾抑制技術(shù)的一些特點(diǎn)，正確理解 一些概念是十分必要的。共模干擾 和差模干擾的概念就是這樣一種重 要概念。正確理解和區(qū)分共模和差 模干擾對(duì)于電子、電氣產(chǎn)品在設(shè)計(jì) 過(guò)程中采取相應(yīng)的抗干擾技術(shù)十分 重要，也有利于提高產(chǎn)品的電磁兼 容性。
上傳時(shí)間： 2014-01-16
上傳用戶(hù)：tdyoung
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見(jiàn)的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來(lái)劃分類(lèi)別，圖一中不同類(lèi)別的英文縮寫(xiě)名稱(chēng)原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類(lèi)很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過(guò)伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過(guò)電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見(jiàn)的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來(lái)做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過(guò)正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱(chēng)為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱(chēng)為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2014-01-20
上傳用戶(hù)：蒼山觀海
無(wú)源雙端全隔離方案，是在兩端通信設(shè)備接口與通信線路之間各串入一只新型無(wú)源串口隔離器，從而使兩端設(shè)備接口得到"均等而有效"的保護(hù)。通過(guò)電路形式、振蕩頻率、元器件參數(shù)及變壓器繞組匝數(shù)變比的優(yōu)化創(chuàng)新，解決了新型隔離器串口竊電的微功耗高效率隔離傳輸、由單電源形成雙極性邏輯電平、以及兩端隔離器的通用性和自環(huán)狀態(tài)下的電能平均分配等關(guān)鍵問(wèn)題。2010年以來(lái)，大慶油田處于該隔離器保護(hù)之下的90臺(tái)通信設(shè)備的接口從未因雷擊損壞，并能方便地進(jìn)行自環(huán)測(cè)試。
上傳時(shí)間： 2014-12-24
上傳用戶(hù)：Wwill
基于UC3842的單端反激式隔離開(kāi)關(guān)穩(wěn)壓電源的設(shè)計(jì)
標(biāo)簽： 3842 UC 單端反激式 隔離開(kāi)關(guān)
上傳時(shí)間： 2013-11-14
上傳用戶(hù)：tuilp1a
對(duì)低壓差穩(wěn)壓器工作與性能的技術(shù)綜論TI
標(biāo)簽： 低壓差穩(wěn)壓器 性能
上傳時(shí)間： 2013-11-07
上傳用戶(hù)：lvzhr
LTC®2991 系統(tǒng)監(jiān)視器內(nèi)置了這種精細(xì)復(fù)雜的電路，它能把一個(gè)小信號(hào)晶體管變成一個(gè)準(zhǔn)確的溫度傳感器。該器件不僅可在測(cè)量遠(yuǎn)端二極管溫度時(shí)提供 ±1°C的準(zhǔn)確度，還能測(cè)量其自身的電源電壓、單端電壓(0 至 VCC) 和差分電壓 (±325mV)。
上傳時(shí)間： 2013-11-05
上傳用戶(hù)：gps6888
7805三端穩(wěn)壓器應(yīng)用
標(biāo)簽： 7805 三端穩(wěn)壓器
上傳時(shí)間： 2013-11-05
上傳用戶(hù)：dumplin9
EMI對(duì)策元件之共模差模電感器
上傳時(shí)間： 2013-10-08
上傳用戶(hù)：Vici
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
