本文是一稿講述cpdl的說明文,對初學(xué)者來說是一篇很好的入門文件.
標(biāo)簽： cpdl 初學(xué)者
上傳時(shí)間： 2013-08-21
上傳用戶：dudu121
用fpga實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼
標(biāo)簽： fft fpga 1024 vhdl
上傳時(shí)間： 2013-08-22
上傳用戶：ukuk
本文件是基于FPGA的QPSK調(diào)制解調(diào)性能仿真
標(biāo)簽： FPGA QPSK 調(diào)制解調(diào) 性能仿真
上傳用戶：541657925
在文件夾YL2440_CPLD中有做好的CPLD工程,請用Xilinx ISE 6.2打開.
標(biāo)簽： CPLD 2440 YL 工程
上傳時(shí)間： 2013-08-26
上傳用戶：cainaifa
Proteus下進(jìn)行直流電機(jī)的仿真文件\r\n配合DC_Motor.c使用
標(biāo)簽： Proteus 直流電機(jī) 仿真
上傳時(shí)間： 2013-08-27
上傳用戶：MATAIYES
此文件是對xilinx95144器件編的程序，編譯器采用xilinx ise5.2編譯。功能取締了單片機(jī)。
標(biāo)簽： xilinx 95144 器件 程序
上傳時(shí)間： 2013-08-30
上傳用戶：bioequ
本壓縮文件包含：使用VHDL來實(shí)現(xiàn)對LED的靜態(tài)顯示，實(shí)現(xiàn)對LED的動(dòng)態(tài)顯示。
標(biāo)簽： VHDL LED 靜態(tài)顯示
上傳時(shí)間： 2013-08-31
上傳用戶：shaoyun666
CADENCE pcblayout 完成后進(jìn)行輸出工廠加工廠文件。有詳細(xì)步驟。
標(biāo)簽： pcblayout CADENCE 輸出 工廠
上傳時(shí)間： 2013-09-04
上傳用戶：dancnc
本教程定位于FPGA/CPLD的快速入門。以ALTERA公司的芯片和相應(yīng)的開發(fā)軟件為目標(biāo)載體進(jìn)行闡述，本教程闡述了ALTERA主要系列芯片PLD芯片的結(jié)構(gòu)和特點(diǎn)以及相應(yīng)的開發(fā)軟件MAX和Plusa和Quartus的使用
標(biāo)簽： ALTERA FPGA CPLD 教程
上傳時(shí)間： 2013-09-05
上傳用戶：llwap
關(guān)于CADENCE文件配置，共有四個(gè)部分。
標(biāo)簽： CADENCE
上傳用戶：sqq
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
