基于高速數(shù)字信號(hào)處理器(DSP) 和大規(guī)模現(xiàn)場(chǎng)可編程門陣列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的實(shí)時(shí)視頻采集、處理和顯示平臺(tái). 其中的DSP 負(fù)責(zé)圖像處理,其外圍的全部數(shù)字邏輯功能都集成在一片F(xiàn)PGA 內(nèi),包括高速視頻流FIFO、同步時(shí)序產(chǎn)生與控制、接口邏輯轉(zhuǎn)換和對(duì)視頻編/ 解碼器進(jìn)行設(shè)置的I2 C 控制核等. 通過(guò)增大FIFO 位寬、提高傳輸帶寬,降低了占用EMIF 總線的時(shí)間 利用數(shù)字延遲鎖相環(huán)邏輯,提高了顯示接口時(shí)序控制精度. 系統(tǒng)軟件由驅(qū)動(dòng)層、管理層和應(yīng)用層組成,使得硬件管理與
標(biāo)簽：
FPGA
DSP
實(shí)時(shí)視頻
采集
上傳時(shí)間：
2013-08-08
上傳用戶：PresidentHuang
