串口控件使用說明 本程序使用VC6.0的通用串口控件MSCOMM32.OCX來對發送到串口的數據進行采集處理。主要使用方法 串口設置：m_Comm.SetSettings(“波特率，校驗方式，數據位數，停止位數”) 取串口數據：m_Comm.GetInput() 你只首先要確定一個mscomm32.ocx控件在system目錄下并且該控件已經被windows注冊，本程序才能正常運行。
上傳時間： 2013-04-24
上傳用戶：aappkkee
本文完成了對MIPS-CPU的指令集確定，流水線與架構設計，代碼編寫，并且在x86計算機上搭建了稱為gccmips_elf的仿真系統，完成了對MIPS-CPU硬件系統的模擬仿真，最終完成FPGA芯片的下載與實現。 @@ 本文完成了包含34條指令的MIPS-CPU指令集的制定，完成了整個MIPS-CPU的架構設計與5級流水線級數的確定。制定了整個CPU的主控制模塊的狀態轉移圖；根據MIPS-CPU的指令集的模式，完成了對不同模式下的指令的分析，給出了相應的取指，譯碼，產生新的程序存儲器尋址地址，執行，數據存儲器與寄存器文件回寫的控制信號，完成取指令模塊，譯碼模塊，執行模塊，數據回寫等模塊代碼的編寫，從而完成了流水線模塊的代碼設計。 @@ 重點分析了由于流水線設計而引入的競爭與冒險，分析了在不同流水線階段可能存在的競爭與冒險，對引起競爭與冒險的原因進行了確定，并通過增加一些電路邏輯來避免競爭與冒險的發生，完成了競爭與冒險檢測電路模塊以及數據回寫前饋電路模塊的代碼編寫，從而解決了競爭與冒險的問題，使設計的5級流水線得以暢順實現。 @@ 完成了MIPS-CPU的仿真系統平臺的搭建，該仿真器用來對應用程序進行編譯，鏈接與執行，生成相應匯編語言程序以及向量文件(16進制機器碼)；并且同時產生相關的Modelsim仿真，及Quartus II下載驗證的文件。本設計利用該仿真系統來評估設計的MIPS-CPU的硬件系統，模擬仿真結果證明本文設計的MIPS-CPU可以實現正常功能。本論文課題的研究成功對今后從事專用RISC-CPU設計的同行提供了有益的參考。 @@ 最終將設計的MIPS-CPU下載到ALTERA公司的FPGA-EP1C6Q240芯片，并且借助ALTERA公司提供的Quartus II軟件進行了編譯與驗證，對設計的MIPS-CPU的資源使用，關鍵路徑上的時序，布線情況進行了分析，最終完成各個指標的檢查，并且借助Quartus II軟件內嵌的Signal Tap軟件進行軟硬件聯合調試，結果表明設計的MIPS-CPU功能正常，滿足約束，指標正確。 @@關鍵詞 MIPS；流水線；競爭與冒險；仿真器；FPGA
上傳時間： 2013-07-31
上傳用戶：gjzeus
本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明：本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-05-24
上傳用戶：qiaoyue
生成自定義的國標一二級漢字庫0.使用PCTOLCD的各種調整功能調整出您需要的文字樣式,如字體,字樣(下劃,傾斜，加 粗),大小(各種點陣大小的字體,可鎖定點陣本身大小(如16*16),然后在這個固定的點陣大小 內調節文字的大小(例如在16*16的點陣中居中顯示12*12大小的漢字). 1.使用“導入文本”的按鈕 2.點右下角"生成國標漢字庫"按鈕. 3.選擇字庫文件名后單擊確定 4.耐心等待一段時間后既得到生成的漢字庫(時間視具體機器而定).
標簽： 字模軟件
上傳時間： 2013-04-24
上傳用戶：yangmars
本文以研究嵌入式微處理器為主，自主地設計了能夠運行MCS-51系列單片機指令的MCU系統。系統采用了VHDL 語言與原理框圖的綜合設計方法，并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統和數據地址通路，采用VHDL 語言完成了取指單元，指令譯碼器單元，存儲器單元和邏輯運算單元的電路模塊的設計與實現；研究了控制單元的實現方法和基于全局狀態機的設計理論，采用硬件描述語言完成了對各個控制線的相關設計與實現。論文通過原理示意圖和示例代碼的演示，著重介紹了指令譯碼器的實現方式，基于此種方式形成的譯碼電路還能夠實現更為復雜的CISC指令。 本系統采用分模塊的設計方式，把具有相同功能的邏輯電路集中到一個框圖里，使得系統的可移植性大大地提高。系統還采用層次框圖的設計方式，把明顯地具有主從關系的電路放在不同的層次里，這也使得系統模塊功能的可擴展性大大地增強。內部邏輯共分為數據存儲器模塊；程序存儲器模塊；時序控制模塊；特殊功能寄存器模塊和Core核心模塊這五個部分，文中對各個模塊的設計作了詳細的介紹。本文在最后對已實現的部分典型指令進行了邏輯仿真測試，測試結果表明，本文所設計的MCU系統能夠如預期地執行相應的指令。在指令執行的過程中，相應寄存器和總線上的值也均符合設計要求，實現了設計目標。
上傳時間： 2013-05-20
上傳用戶：2525775
RC電路在模擬電路、脈沖數字電路中得到廣泛的應用，由于電路的形式以及信號源和R，C元件參數的不同，因而組成了RC電路的各種應用形式：微分電路、積分電路、耦合電路、濾波電路及脈沖分壓器。關鍵詞：RC電路。微分、積分電路。耦合電路。在模擬及脈沖數字電路中，常常用到由電阻R和電容C組成的RC電路，在些電路中，電阻R和電容C的取值不同、輸入和輸出關系以及處理的波形之間的關系，產生了RC電路的不同應用，下面分別談談微分電路、積分電路、耦合電路、脈沖分壓器以及濾波電路。
標簽： RC電路
上傳時間： 2013-05-27
上傳用戶：15953929477
隨著嵌入式的廣泛應用，對傳統的數據采集系統的改造，開發新型的嵌入式采集系統，目前已成為研制的熱點。起重機采集系統類似于飛機上的“黑匣子”，能自動記錄起重機運行數據，并能以文件的形式存儲起重機的運行數據，而且可以通過USB通信接口實現數據的轉移。與傳統的采集數據相比，此系統有采集速度快，性能穩，功耗低，讀取數據方便的優點。只需插入U盤，幾分鐘內就可以將數據取走，避免了傳統將電腦帶入現場采集數據的缺點。在起重機采集系統的項目開發過程中，本人的主要工作是實現數據采集模塊的設計，通過構建基于ARM微處理器和開源Linux操作系統的平臺，實現起重機運行數據的U盤存儲。 本研究首先對課題研究的背景和整個系統做了概述；其次詳述了系統的硬件設計和Linux移植到AT91RM9200平臺的方法；然后詳細討論了系統的軟件設計即基于Linux的U盤驅動的實現以及Mass Storage類協議及其子類UFI命令集，并采用單批量傳輸協議實現了部分UFI子類命令以實現對U盤邏輯扇區讀、寫等操作的驅動程序；在U盤上采用目前主流操作系統（Windows，Linux等）所支持的FAT32文件格式，實現了文件的讀寫等API函數，并在此基礎上按文件系統的實現層次對其進行設計與優化，實現了起重機運行數據的可靠存儲；最后對課題研究做了總結。
上傳時間： 2013-07-09
上傳用戶：縹緲
隨著微處理器技術與信息技術的不斷發展，嵌入式系統的應用也進入到國防、工業、能源、交通以及日常生活中的各個領域。嵌入式系統的軟件核心是嵌入式操作系統。然而，國內在嵌入式系統軟件開發上有很多困難，主要有：國外成熟的RTOS大都價格昂貴并且不公開源代碼，用好這些操作系統需對計算機體系結構有深刻理解。針對以上問題，免費公開源代碼的嵌入式操作系統就倍受矚目了，μC/OS-II就是其中之一。μC/OS-II是面向中小型應用的、基于優先級的可剝奪嵌入式實時內核，其特點是小巧、性能穩定、可免費獲得源代碼。 本文在深入研究μC/OS-II內核基礎上，將其運用于實際課題，完成了基于ARM架構的μC/OS-II移植及實時同步交流采樣的誤差補償研究。本文主要工作內容和研究成果如下： 1.剖析了μC/OS-II操作系統內核，重點研究了μC/OS-II內核的任務管理與調度算法機理，得出了μC/OS-II內核優點：任務調度算法簡潔、高效、實時性較好(與Linux相比)。 2.介紹了ARM9體系架構，重點講敘了MMU(存儲管理單元)功能。為了提高交流采樣系統的取指令和讀數據速度，成功將MMU功能應用于本嵌入式系統中。 3.完成了μC/OS-II操作系統在目標板上的移植，主要用匯編語言編寫了啟動代碼、開關中斷、任務切換和首次任務切換等函數。 4.針對國內外提出的同步交流采樣誤差補償算法的局限性，本文從理論上對同步交流采樣的準確誤差進行了研究，并嘗試根據被測信號周期的首尾過零點的三角形相似法，求出誤差參數并對誤差進行補償。此外，考慮到采樣周期△T不均勻，經多次采樣后會產生累積誤差，本文也給出了采樣周期△T的優化算法。 5.完成了系統硬件設計，并根據補償算法和△T優化法則，編寫了相應采樣驅動和串口驅動。最后對實驗數據進行了分析和比較，得出重要結論：該補償算法實現簡單，計算機工作量小，精度較高。
上傳時間： 2013-04-24
上傳用戶：xzt
LabVIEW虛擬儀器軟件廣泛應用于測控系統的開發。在闡述了菜單形式用戶界面基本設計思想和幾個主要函數的基礎上，詳述了兩種不同的菜單式友好用戶界面實現方法。文章所述方法在實際課題中的運用取得了
上傳時間： 2013-07-20
上傳用戶：黑漆漆
指令集仿真器是目前嵌入式系統研究中一個極其重要的領域，一個靈活高效且準確度高的仿真器不僅可以實現對嵌入式系統硬件環境的仿真，而且是現代微處理器結構設計過程中性能評估的重要工具. 仿真器的性能已經成為影響整個設計效率的重要因素，在現有的指令集仿真技術中，編譯型仿真技術雖然可以獲得高的仿真速度，但其對應用的假設過于嚴格，限制了其在商業領域中的應用；解釋型仿真器雖被普遍使用，但其缺點也很明顯，由于模擬過程中需要耗費大量時間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見，如何減少仿真過程中的指令譯碼時間，是提高仿真器的性能的關鍵。 本文旨在提出一個指令集仿真器的原型，重點解決指令解碼過程中的速度瓶頸，在其基礎可以進行擴充和改進，以適應不同硬件平臺的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過分析和比較找出了一般常用指令的編碼和實現規律，并在此基礎上進行了高級語言的描述，其后提出了改進版解釋型指令集仿真器的設計方案，包括為提高仿真器性能，減少譯碼時間，創新性的在流程設計中加入了預解碼的步驟，同時用自己設計的壓縮算法解決了因預解碼產生大量譯碼信息而帶來的內存過度消耗難題。接下來，描述了仿真器的實現，包括指令的取指、譯碼、執行等基本功能，并著重描述了如何通過劃分存儲域和存儲塊的方式模擬真實存儲器的讀寫訪問實現。 另外，需要特別指出的是，針對仿真器中普遍存在的調試難問題，本文從一線程序開發人員的角度，在調試模塊的設計中除了斷點設置、程序暫停、恢復等基本功能外，還添加了各類監視設備和程序跟蹤的功能，以期能提高本仿真器的實用性。 在文章的結尾，提出了仿真器的驗證方案，并按照該方案對仿真器進行了功能和性能上的驗證，最后對進一步的工作進行了展望。
上傳時間： 2013-08-02
上傳用戶：宋桃子
