自適應(yīng)信號處理的理論和技術(shù)已經(jīng)成為人們常用濾波和去噪技術(shù)。文中講述了自適應(yīng)濾波的原理以及LMS算法和RLS算法兩種基本自適應(yīng)算法的原理及步驟。并用MATLAB分別對兩種算法進行了自適應(yīng)濾波仿真和實現(xiàn)。
標(biāo)簽： LMS RLS 算法 自適應(yīng)濾波
上傳時間： 2013-11-26
上傳用戶：1051290259
對于大型矩陣的乘積運算和高階方陣的求逆運算, 構(gòu)造了一種適用于多處理機系統(tǒng)的并行算法. 該方法能較大地節(jié)約計算機的工作單元, 提高計算速度和效率, 同時給出了具體的并行程序和計算結(jié)果.
上傳時間： 2013-10-13
上傳用戶：zw380105939
提出了一種針對JPEG圖像的通用隱寫分析算法。該算法提取了15個具有良好分類特性的特征參數(shù)，輸入構(gòu)建的LS-SVM分類器，以達到檢測載密圖像的目的。實驗結(jié)果表明，該算法的檢測正確率較高，檢測速度快，能夠?qū)崿F(xiàn)針對各類JPEG載密圖像的有效檢測。
上傳時間： 2014-12-23
上傳用戶：dddddd55
基于遺傳算法的組合邏輯電路的自動設(shè)計，依據(jù)給出的真值表，利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實現(xiàn)的方法在速度上往往受到本質(zhì)是串行計算的計算機制約，因此采用硬件化設(shè)計具有重要的意義。為了證明基于FPGA的遺傳算法的高效性，設(shè)計了遺傳算法的各個模塊，實現(xiàn)了基于FPGA的遺傳算法。
標(biāo)簽： FPGA 算法 電路設(shè)計 組合邏輯
上傳時間： 2014-01-08
上傳用戶：909000580
數(shù)字PID控制算法是將模擬PID離散化得到，各參數(shù)有著明顯的物理意義，調(diào)整方便，所以PID控制器很受工程技術(shù)人員的喜愛。
上傳時間： 2013-10-15
上傳用戶：nairui21
【開源】線性CCD自適應(yīng)性算法攻略
上傳時間： 2013-10-23
上傳用戶：forzalife
PCB Layout自動布線算法解密
上傳時間： 2013-11-09
上傳用戶：13033095779
討論了PCB自動設(shè)計中版面圖形數(shù)據(jù)組織和障礙數(shù)的建立。介紹了PCB自動設(shè)計中分解算法、圖形相交算法機器在圖形數(shù)據(jù)處理中的應(yīng)用
上傳時間： 2013-11-12
上傳用戶：MATAIYES
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
影響數(shù)字信號處理發(fā)展的最主要因素之一就是處理速度。DFT使計算機處理頻域信號成為可能，但當(dāng)N很大時，直接計算N點DFT的計算量非常大。FFT可使DFT的運算量下降幾個數(shù)量級，從而使數(shù)字信號處理的速度大大提高。本文介紹了如何利用高性能數(shù)字信號處理器實現(xiàn)FFT算法，給出了程序流程圖及關(guān)鍵程序源碼。該算法采用基2 FFT算法，參數(shù)計算主要采用查表法，計算量小，實時性高。在電網(wǎng)諧波檢測應(yīng)用中表明，該方法既能有效地檢測出電網(wǎng)諧波，又能滿足實時性要求。
標(biāo)簽： FFT 算法 電網(wǎng)諧波 檢測
上傳時間： 2013-10-21
上傳用戶：asaqq
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
