<rt id="gsqkc"></rt>
P C B 可測性設(shè)計布線規(guī)則之建議― ― 從源頭改善可測率PCB 設(shè)計除需考慮功能性與安全性等要求外，亦需考慮可生產(chǎn)與可測試。這里提供可測性設(shè)計建議供設(shè)計布線工程師參考。1. 每一個銅箔電路支點，至少需要一個可測試點。如無對應(yīng)的測試點，將可導致與之相關(guān)的開短路不可檢出，并且與之相連的零件會因無測試點而不可測。2. 雙面治具會增加制作成本，且上針板的測試針定位準確度差。所以Layout 時應(yīng)通過Via Hole 盡可能將測試點放置于同一面。這樣就只要做單面治具即可。3. 測試選點優(yōu)先級：A.測墊(Test Pad) B.通孔(Through Hole) C.零件腳(Component Lead) D.貫穿孔(Via Hole)(未Mask)。而對于零件腳，應(yīng)以AI 零件腳及其它較細較短腳為優(yōu)先，較粗或較長的引腳接觸性誤判多。4. PCB 厚度至少要62mil(1.35mm)，厚度少于此值之PCB 容易板彎變形，影響測點精準度，制作治具需特殊處理。5. 避免將測點置于SMT 之PAD 上，因SMT 零件會偏移，故不可靠，且易傷及零件。6. 避免使用過長零件腳(>170mil(4.3mm))或過大的孔(直徑>1.5mm)為測點。7. 對于電池(Battery)最好預留Jumper，在ICT 測試時能有效隔離電池的影響。8. 定位孔要求：(a) 定位孔(Tooling Hole)直徑最好為125mil(3.175mm)及其以上。(b) 每一片PCB 須有2 個定位孔和一個防呆孔(也可說成定位孔,用以預防將PCB反放而導致機器壓破板)，且孔內(nèi)不能沾錫。(c) 選擇以對角線，距離最遠之2 孔為定位孔。(d) 各定位孔(含防呆孔)不應(yīng)設(shè)計成中心對稱,即PCB 旋轉(zhuǎn)180 度角后仍能放入PCB,這樣,作業(yè)員易于反放而致機器壓破板)9. 測試點要求：(e) 兩測點或測點與預鉆孔之中心距不得小于50mil(1.27mm)，否則有一測點無法植針。以大于100mil(2.54mm)為佳，其次是75mil(1.905mm)。(f) 測點應(yīng)離其附近零件(位于同一面者)至少100mil，如為高于3mm 零件，則應(yīng)至少間距120mil，方便治具制作。(g) 測點應(yīng)平均分布于PCB 表面，避免局部密度過高，影響治具測試時測試針壓力平衡。(h) 測點直徑最好能不小于35mil(0.9mm)，如在上針板，則最好不小于40mil(1.00mm)，圓形、正方形均可。小于0.030”(30mil)之測點需額外加工，以導正目標。(i) 測點的Pad 及Via 不應(yīng)有防焊漆(Solder Mask)。(j) 測點應(yīng)離板邊或折邊至少100mil。(k) 錫點被實踐證實是最好的測試探針接觸點。因為錫的氧化物較輕且容易刺穿。以錫點作測試點，因接觸不良導致誤判的機會極少且可延長探針使用壽命。錫點尤其以PCB 光板制作時的噴錫點最佳。PCB 裸銅測點，高溫后已氧化，且其硬度高，所以探針接觸電阻變化而致測試誤判率很高。如果裸銅測點在SMT 時加上錫膏再經(jīng)回流焊固化為錫點，雖可大幅改善，但因助焊劑或吃錫不完全的緣故，仍會出現(xiàn)較多的接觸誤判。
標簽： PCB 可測性設(shè)計 布線規(guī)則
上傳時間： 2014-01-14
上傳用戶：cylnpy
基于FPGA硬件實現(xiàn)固定倍率的圖像縮放，將2維卷積運算分解成2次1維卷積運算，對輸入原始圖像像素先進行行方向的卷積，再進行列方向的卷積，從而得到輸出圖像像素。把圖像縮放過程設(shè)計為一個單元體的循環(huán)過程，在單元體內(nèi)部，事先計算出卷積系數(shù)。
上傳時間： 2013-12-03
上傳用戶：fudong911
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標準的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導致系統(tǒng)資源的浪費。本文提出的設(shè)計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
特點 顯示值范圍-199999至999999位數(shù) 最高輸入頻率 5KHz 90度相位差加減算具有提高解析度4倍功能 輸入脈波具有預設(shè)刻度功能 定位基準值可任意設(shè)定 比較磁滯值可任意設(shè)定 數(shù)位化指撥設(shè)定操作簡易 3組繼電器輸出功能 2:主要規(guī)格 脈波輸入型式: Jump-pin selectable current sourcing(NPN) or current sinking (PNP) 脈波觸發(fā)電位: HI bias (CMOS) (VIH=7.5V, VIL=5.5V) LO bias (TTL) (VIH=3.7V, VIL=2.0V) 最高輸入頻率: <5KHz 定位置范圍: -199999 to 999999 second adjustabl 比較磁滯范圍: 0 to 9999 adjustable 繼電器容量: AC 250V-5A, DC 30V-7A 顯示值范圍: -199999 to 999999 顯示幕: Red high efficiency LEDs high 9.2mm (.36") 參數(shù)設(shè)定方式: Touch switches 感應(yīng)器電源: 12VDC +/-3%(<60mA) 記憶方式: Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時間： 2014-12-03
上傳用戶：xjz632
LTE基站誤碼率測試是基站射頻測試中最為關(guān)鍵的測試項目之一，提出一種快速、高效的測試方法和測試架構(gòu)。該方案采用基站射頻板作為數(shù)據(jù)采集卡、完成上行鏈路的解調(diào)和模擬信號轉(zhuǎn)換成I/Q數(shù)據(jù)功能，利用ADS、MATLAB搭建上行信道的同步、解碼功能。測試表明該方案的測試精度達到 0.2dB，完全滿足研發(fā)和生產(chǎn)中測試上行相關(guān)射頻指標的功能需求， 同時本設(shè)計還具有開發(fā)周期短、投資成本低，操作簡便、很強的跨系統(tǒng)移植能力。
上傳時間： 2013-11-17
上傳用戶：xhwst
很多教材都是從統(tǒng)計的觀點討論分析了最佳接收機的誤碼率問題，統(tǒng)計的觀點認為信道的噪聲是非帶限的高斯白噪聲，分析的過程也假設(shè)接收機非帶限。但是從實際和濾波的觀點來看，任何形式的接收機都是頻帶受限的，進入到接收機檢測器的噪聲頻帶也會受限。文中基于統(tǒng)計和濾波的觀點，討論了最佳接收機的誤碼率問題，得出的結(jié)論相同，但是分析的過程體現(xiàn)了兩者的不同之處，有助于更好的了解數(shù)字信號的最佳接收。
上傳時間： 2013-11-04
上傳用戶：爺?shù)臍赓|(zhì)
文中利用散射迭加方法，推導了多層土壤視在電阻率的計算公式。在此基礎(chǔ)上結(jié)合場地測試數(shù)據(jù)，利用復鏡像法和電位函數(shù)計算法對天線場區(qū)的土壤模型進行反演，獲得土壤分層結(jié)構(gòu)。然后從電磁理論出發(fā)，根據(jù)所得到的土壤分層模型參數(shù)，推導出甚低頻大地等效電阻率的3種等效法則，并對每一種等效法則下的等效電阻率進行了推導分析。
上傳時間： 2013-11-10
上傳用戶：guanliya
基于FPGA硬件實現(xiàn)固定倍率的圖像縮放，將2維卷積運算分解成2次1維卷積運算，對輸入原始圖像像素先進行行方向的卷積，再進行列方向的卷積，從而得到輸出圖像像素。把圖像縮放過程設(shè)計為一個單元體的循環(huán)過程，在單元體內(nèi)部，事先計算出卷積系數(shù)。
上傳時間： 2013-10-12
上傳用戶：kz_zank
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標準的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導致系統(tǒng)資源的浪費。本文提出的設(shè)計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
上傳時間： 2013-10-13
上傳用戶：lml1234lml
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
