LCS 是一個(gè)能從輸入兩串字串當(dāng)中找出最長的由左而右的順序的字元
標(biāo)簽： LCS
上傳時(shí)間： 2013-12-16
上傳用戶：410805624
檔案資料：全球IP地址地理位置數(shù)據(jù)資料庫包包 更新日期：2005年05月12日12:51 資料容量：10.4 MB 附 註： A) IP資料經(jīng)人手花上五小時(shí)整理，保證100％準(zhǔn)確，所有論壇程式皆可相容。 B) 已修正「未知地理位置」的“未”和“末”字輸入筆誤。 C) 因IP數(shù)據(jù)從中國內(nèi)地取得，故此TAIWAN地區(qū)被寫成“臺(tái)灣省”，可自行改回“中華民國”或“臺(tái)灣”。 D) 範(fàn)例： 202.101.071.201|202.101.071.201|貴州省貴陽市 藍(lán)月網(wǎng)吧|| 202.101.071.202|202.101.071.203|貴州省貴陽市 花溪區(qū)貴州民族學(xué)院鵬飛網(wǎng)吧|| 202.101.071.204|202.101.071.204|貴州省貴陽市 二戈寨天知網(wǎng)吧||
上傳時(shí)間： 2013-12-25
上傳用戶：ddddddos
電源供應(yīng)器analog電壓電流回受控制備PID功能並將運(yùn)算結(jié)果透過SPI介面回傳另一顆單片機(jī)
上傳時(shí)間： 2017-03-19
上傳用戶：duoshen1989
主要是模擬8051電路板上LED顯示器.透過vb程式.經(jīng)由RS232去傳送信號(hào)到電路板上.模擬出與VB介面顯示地動(dòng)作相同
上傳時(shí)間： 2017-04-05
上傳用戶：jkhjkh1982
插入排序。輸入資料筆數(shù)及資料數(shù)據(jù)，可得到由插入排序排好的資料串。
標(biāo)簽： 排序
上傳時(shí)間： 2014-01-25
上傳用戶：x4587
一個(gè)自動(dòng)機(jī)的程式 非常的方便 可以判斷輸入的字串是否符合
標(biāo)簽： 程式
上傳時(shí)間： 2017-07-21
上傳用戶：冇尾飛鉈
1.簡易刪除功能 2.個(gè)性圖片 3.版面美化 4.檔案上傳模式 5.檔案線上刪除模式 6.檔案註解 7.限制顯示公告比數(shù)功能
上傳時(shí)間： 2017-08-11
上傳用戶：TF2015
西洋棋皇后程式,有完整介面,輸入即可查詢各數(shù)
標(biāo)簽： 程式
上傳時(shí)間： 2017-09-17
上傳用戶：Amygdala
電阻和電容器優(yōu)先係數(shù)電阻和電容器優(yōu)先係數(shù)電阻和電容器優(yōu)先係數(shù)
標(biāo)簽： 電阻
上傳時(shí)間： 2021-12-12
上傳用戶：
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
