雙基地合成孔徑雷達(dá)(簡(jiǎn)稱雙基地SAR或Bistatic SAR)是一種新的成像雷達(dá)，也是當(dāng)今SAR技術(shù)的一個(gè)發(fā)展方向，在軍用及民用領(lǐng)域都具有良好的應(yīng)用前景，近年來成為研究的熱點(diǎn)。本文則側(cè)重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實(shí)現(xiàn)。 在雙基地SAR系統(tǒng)及成像算法的研究方面，推導(dǎo)了雙基地SAR的系統(tǒng)分辨特性及雷達(dá)方程，分析了主要系統(tǒng)參數(shù)之間的約束關(guān)系。針對(duì)正側(cè)視機(jī)載雙基地SAR系統(tǒng)，本文對(duì)距離一多普勒算法進(jìn)行了推廣。最后得到點(diǎn)目標(biāo)的仿真結(jié)果。 在成像算法的FPGA實(shí)現(xiàn)上，在System Generator環(huán)境下對(duì)算法進(jìn)行定點(diǎn)仿真。完成距離一多普勒成像算法的硬件實(shí)現(xiàn)，其中包括了FFT快速傅立葉變換、硬件乘法器、：Rocket I/O接口設(shè)計(jì)、DCM數(shù)字時(shí)鐘管理等主要部分。針對(duì)硬件實(shí)現(xiàn)的特點(diǎn)，對(duì)算法的部分運(yùn)算進(jìn)行了簡(jiǎn)化。 為了對(duì)算法實(shí)現(xiàn)進(jìn)行驗(yàn)證，設(shè)計(jì)開發(fā)了該算法的硬件測(cè)試平臺(tái)。主要基于ML310評(píng)估板上XC2VP30芯片中嵌入的Power PC 405，完成其硬件部分的設(shè)計(jì)，主要包括了Aurora協(xié)議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時(shí)鐘等部分。
上傳時(shí)間： 2013-07-26
上傳用戶：是王洪文
生物醫(yī)學(xué)信號(hào)是源于一個(gè)生物系統(tǒng)的一類信號(hào)，像心音、腦電、生物序列和基因以及神經(jīng)活動(dòng)等，這些信號(hào)通常含有與生物系統(tǒng)生理和結(jié)構(gòu)狀態(tài)相關(guān)的信息，它們對(duì)這些系統(tǒng)狀態(tài)的研究和診斷具有很大的價(jià)值。信號(hào)拾取、采集和處理的正確與否直接影響到生物醫(yī)學(xué)研究的準(zhǔn)確性，如何有效地從強(qiáng)噪聲背景中提取有用的生物醫(yī)學(xué)信號(hào)是信號(hào)處理技術(shù)的重要問題。 設(shè)計(jì)自適應(yīng)濾波器對(duì)帶有工頻干擾的生物醫(yī)學(xué)信號(hào)進(jìn)行濾波，從而消除工頻干擾，獲得最佳的濾波效果是本研究要解決的問題。生物醫(yī)學(xué)信號(hào)具有信號(hào)弱、噪聲強(qiáng)、頻率范圍較低、隨機(jī)性強(qiáng)等特點(diǎn)。由于心電(electrocardiogram，ECG)信號(hào)的確定性、穩(wěn)定性、規(guī)則性都比其他生物信號(hào)高，便于準(zhǔn)確評(píng)估和檢測(cè)濾波效果，本研究采用ECG信號(hào)作為原始的模板信號(hào)。 本研究將新的電子芯片技術(shù)與現(xiàn)代信號(hào)處理技術(shù)相結(jié)合，從過去單一的軟件算法研究，轉(zhuǎn)向軟件與硬件結(jié)合，從而提高自適應(yīng)速度和精度，而且可以使系統(tǒng)的開發(fā)周期縮短、成本降低、容易升級(jí)和變更。 采用現(xiàn)場(chǎng)可編程邏輯器件(Field Programmable Gate Array，F(xiàn)PGA)作為新的ECG快速提取算法的硬件載體，加快信號(hào)處理的速度。為了將ECG快速提取算法轉(zhuǎn)換為常用的適合于FPGA芯片的定點(diǎn)數(shù)算法，研究中詳細(xì)分析了定點(diǎn)數(shù)的量化效應(yīng)對(duì)自適應(yīng)噪聲消除器的影響，以及對(duì)浮點(diǎn)數(shù)算法和定點(diǎn)數(shù)算法的復(fù)合自適應(yīng)濾波器的各種參數(shù)的選擇，如步長(zhǎng)因子和字長(zhǎng)選擇。研究中以定點(diǎn)數(shù)算法中的步長(zhǎng)因子和字長(zhǎng)選擇，作為FPGA設(shè)計(jì)的基礎(chǔ)，利用串并結(jié)合的硬件結(jié)構(gòu)實(shí)現(xiàn)自適應(yīng)濾波器，并得到了預(yù)期的效果，準(zhǔn)確提取改善后的ECG信號(hào)。 研究中，在MATLAB(Matrix Laboratry)軟件的環(huán)境下模擬，選取帶有50Hz工頻干擾的不同信噪比的ECG原始信號(hào)，在浮點(diǎn)數(shù)情況下，原始信號(hào)通過采用最小均方LMS(LeastMean Squares)算法的浮點(diǎn)數(shù)自適應(yīng)濾波器后，根據(jù)信噪比的改善和收斂速度，確定不同的最佳μ值，并在定點(diǎn)數(shù)情況下，在最佳μ值的情況下，原始信號(hào)通過采用LMs算法的定點(diǎn)數(shù)自適應(yīng)濾波器后，根據(jù)信噪比的改善效果和采用硬件的經(jīng)濟(jì)性，確定最佳的定點(diǎn)數(shù)。并了解LMS算法中步長(zhǎng)因子、定點(diǎn)數(shù)字長(zhǎng)值對(duì)信號(hào)信噪比、收斂速度和硬件經(jīng)濟(jì)性的影響。從而得出針對(duì)含有工頻干擾的不同信噪比的原始ECG，應(yīng)該采用什么樣的μ值和什么樣的定點(diǎn)數(shù)才能對(duì)原始ECG的改善和以后的硬件實(shí)現(xiàn)取得最佳的效果，并根據(jù)所得到的數(shù)據(jù)和結(jié)果，在FPGA上實(shí)現(xiàn)自適應(yīng)濾波器，使自適應(yīng)濾波器能對(duì)帶有工頻干擾的ECG原始信號(hào)有最佳的濾波效果。
上傳時(shí)間： 2013-04-24
上傳用戶：gzming
·紅外成像制導(dǎo)導(dǎo)彈自動(dòng)目標(biāo)識(shí)別應(yīng)用現(xiàn)狀的分析
標(biāo)簽： 紅外成像 制導(dǎo) 分 導(dǎo)彈
上傳時(shí)間： 2013-07-29
上傳用戶：Wibbly
·詳細(xì)說明：北京航空航天大學(xué)電子信息工程學(xué)院 許小劍編的《雷達(dá)成像原理》word版
上傳時(shí)間： 2013-04-24
上傳用戶：litianchu
LED數(shù)碼管字型發(fā)生器，用了就知道，很好的。
上傳時(shí)間： 2013-04-24
上傳用戶：leesuper
fpga功能實(shí)現(xiàn)有限字長(zhǎng)響應(yīng)FIR，用verilog編寫
標(biāo)簽： fpga FIR 有限字長(zhǎng)
上傳時(shí)間： 2013-08-24
上傳用戶：hz07104032
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時(shí)間： 2013-09-04
上傳用戶：a471778
針對(duì)準(zhǔn)確測(cè)量油氣水多相流各分相含量的問題，采用了電容層析成像技術(shù)完成油氣水多相流各分相含量測(cè)量。通過仿真分析了采用有限元分析方法的電極間的靈敏度特性，探討了測(cè)量中的"軟場(chǎng)"特性；結(jié)合靈敏度的分析，對(duì)單元濾波圖象重建進(jìn)行了仿真對(duì)比，得到單元濾波對(duì)圖像重建有很大的改善。說明采用電容層析成像技術(shù)測(cè)量各分相含量的方案是可行的。
上傳時(shí)間： 2013-10-15
上傳用戶：hustfanenze
各研究機(jī)構(gòu)提出了像素補(bǔ)償電路用于改善OLED的均勻性和穩(wěn)定性等問題,文中對(duì)目前采用有源OLED的α-Si TFT和p-Si TFT的各種像素補(bǔ)償電路進(jìn)行了分析。分析結(jié)果表明,文中設(shè)計(jì)方案取得了一定的效果,但尚存不足。
標(biāo)簽： AMOLED TFT 穩(wěn)定性 像素
上傳時(shí)間： 2013-11-21
上傳用戶：pioneer_lvbo
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
