隨著信息技術(shù)的發(fā)展，數(shù)字信號的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應(yīng)用，這些應(yīng)用中對數(shù)字信號的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號傳輸效率低，嚴(yán)重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計(jì)算機(jī)局部總線。但是，由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點(diǎn)，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實(shí)現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達(dá)到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計(jì)了內(nèi)部控制邏輯，并進(jìn)行了相關(guān)的時序仿真和邏輯驗(yàn)證，硬件需要軟件的配合才能實(shí)現(xiàn)其功能，因此設(shè)備驅(qū)動程序的設(shè)計(jì)是一個重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動模式的組成、開發(fā)設(shè)備驅(qū)動程序的工具以及開發(fā)系統(tǒng)實(shí)際硬件的設(shè)備驅(qū)動程序時的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對PCI數(shù)據(jù)采集卡進(jìn)行了整體方案的設(shè)計(jì)。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實(shí)現(xiàn)。
上傳時間： 2013-07-24
上傳用戶：ca05991270
multisim10漢化與注冊機(jī)方便初學(xué)者進(jìn)行電路仿真，希望大家喜歡
上傳時間： 2013-06-05
上傳用戶：plsee
軟件無線電作為一種新的無線通信概念和體制，近年來隨著3G標(biāo)準(zhǔn)的提出，日益受到國內(nèi)外相關(guān)通信廠商的重視。尤其是基于軟件無線電和智能天線技術(shù)的TD-SCDMA作為通信史上第一個“中國標(biāo)準(zhǔn)”，有望扭轉(zhuǎn)多年來我國移動通信制造業(yè)的被動局面，是實(shí)現(xiàn)信息產(chǎn)業(yè)騰飛的一個絕好機(jī)會。軟件無線電使得通信體制具有很好的通用性、靈活性和可配置性，并使系統(tǒng)互聯(lián)和升級變得容易。本文以軟件無線電中的FIR濾波器為線索，貫穿了信號重構(gòu)、多抽樣率信號處理、積分梳狀濾波器等理論分析，重點(diǎn)闡釋了FIR濾波器的設(shè)計(jì)方法及濾波器的FPGA實(shí)現(xiàn)等技術(shù)問題。 本文首先針對軟件無線電中的多抽樣率信號處理理論進(jìn)行了討論和分析。討論了軟件無線電中如何實(shí)現(xiàn)整數(shù)倍抽取、整數(shù)倍內(nèi)插、分?jǐn)?shù)倍抽樣率變換，并分析了網(wǎng)絡(luò)結(jié)構(gòu)的等效變換、多相濾波及積分梳狀濾波器的設(shè)計(jì)理論。 緊接著重點(diǎn)闡述了軟件無線電中FIR濾波器的設(shè)計(jì)理論，包括窗函數(shù)法、頻率抽樣法及等紋波法。分析了各種設(shè)計(jì)方法所能達(dá)到的性能指標(biāo)及優(yōu)缺點(diǎn)，并結(jié)合工程實(shí)例給出了相關(guān)的Matlab程序。并對FIR濾波器結(jié)構(gòu)的選擇及系數(shù)字長的確定等問題進(jìn)行了分析。此外，也介紹了在Matlab進(jìn)行輔助設(shè)計(jì)時一些常用函數(shù)和命令的用法。 本文選用FPGA來實(shí)現(xiàn)中頻軟件無線電，F(xiàn)PGA與參數(shù)化ASIC、DSP比較有很多優(yōu)勢，它不但在功耗、體積、成本方面優(yōu)于參數(shù)化ASIC、DSP，而且處理效率高、現(xiàn)場可編程性能良好。不同于DSP的單流處理方式，F(xiàn)PGA是多流并行處理，這種處理方式使FPGA能完成DSP難以實(shí)現(xiàn)的許多功能。在簡單介紹了FPGA的一般原理，以及FPGA設(shè)計(jì)中的關(guān)鍵技術(shù)和在信號處理中的設(shè)計(jì)原則以后，重點(diǎn)介紹了FIR濾波器的FPGA實(shí)現(xiàn)方法。提出了分布式算法、加法器網(wǎng)絡(luò)法以及分段FIFO等實(shí)現(xiàn)方法。最后，提出了一種QuartusII與MATLAB聯(lián)合仿真的方法。此方法能夠直觀的檢驗(yàn)濾波器的濾波效果，提高設(shè)計(jì)效率。并結(jié)合工程實(shí)例詳盡的介紹了FIR濾波器的設(shè)計(jì)開發(fā)流程。
上傳時間： 2013-04-24
上傳用戶：gengxiaochao
圖像縮放在圖像處理領(lǐng)域中，發(fā)揮著重要作用。圖像的分辨率調(diào)整和格式變換，都需要用到圖像縮放技術(shù)。隨著多媒體技術(shù)和大規(guī)模集成電路的發(fā)展，利用硬件實(shí)現(xiàn)視頻圖像無級縮放已成為圖像處理研究的一個重要課題。 圖像縮放通常由插值算法實(shí)現(xiàn)。傳統(tǒng)的插值算法由于實(shí)現(xiàn)原理的局限性，在縮放時容易引起邊緣鋸齒或細(xì)節(jié)模糊現(xiàn)象。針對傳統(tǒng)插值算法的這個不足，出現(xiàn)了許多基于邊緣改進(jìn)的算法。但這些算法一般只能完成2k倍數(shù)插值，無法真正做到基于邊緣的無級縮放。 為了實(shí)現(xiàn)基于邊緣改進(jìn)的無級縮放，本文做了如下五個方面的研究工作： 1.系統(tǒng)回顧了圖像縮放技術(shù)，包括傳統(tǒng)圖像縮放技術(shù)和多邊緣檢測插值，分析了這些圖像縮放技術(shù)的優(yōu)缺點(diǎn)。 2.重點(diǎn)研究了新興的方向多項(xiàng)式插值算法，該算法能夠真正完成基于邊緣改進(jìn)的無級縮放。 3.提出改進(jìn)的方向多項(xiàng)式插值算法(IOPI算法)，該算法針對硬件實(shí)現(xiàn)，做了兩個方面改進(jìn)：提出EDV算法，簡化邊緣方向的確定；提出Cubic6逼近插值算法(A-Cubic6算法)，改善平坦區(qū)域縮放效果。其中的EDV算法通過加減、比較模塊，完成邊緣方向的確定。相比原算法中的乘除法、直方圖計(jì)算，大大簡化了硬件實(shí)現(xiàn)，降低了硬件實(shí)現(xiàn)成本。A-Cubic6算法利用查找表簡化了Cubic6點(diǎn)插值算法的實(shí)現(xiàn)，而且明顯改善了非邊緣區(qū)域的縮放效果。 4.研究縮放算法與圖像質(zhì)量的評價方法。比較、分析各算法的軟件仿真結(jié)果，得出結(jié)論：本文提出的IOPI算法在平坦區(qū)域和邊緣區(qū)域都具有比其它算法更突出的效果。 5.結(jié)合實(shí)時視頻處理要求，研究了IOPI算法的FPGA實(shí)現(xiàn)。已完成最近鄰域插值和A-Cubic6算法的FPGA實(shí)現(xiàn)，可以在硬件平臺上穩(wěn)定工作。
上傳時間： 2013-06-05
上傳用戶：2728460838
集成運(yùn)放線性應(yīng)用電路分析方法的研究 集成運(yùn)放線性應(yīng)用電路分析方法的研究
標(biāo)簽： 集成運(yùn)放 線性應(yīng)用 電路分析
上傳時間： 2013-06-06
上傳用戶：gxf2016
一些常用的運(yùn)放電路及分析。國家半導(dǎo)體公司的應(yīng)用筆記。
上傳時間： 2013-05-28
上傳用戶：YYRR
介紹了由Flash單片機(jī)AT89C2051及數(shù)碼語音芯片 ISD256o組成的電腦語音系統(tǒng)。設(shè)計(jì)出了系統(tǒng)的硬件電路， 給出了錄、放音實(shí)用的源程序。
上傳時間： 2013-04-24
上傳用戶：wangzhen1990
集成運(yùn)放應(yīng)用:一、實(shí)訓(xùn)任務(wù)1 學(xué)會組裝集成運(yùn)放應(yīng)用電路；2 學(xué)會測試集成運(yùn)放應(yīng)用電路。二、實(shí)訓(xùn)目標(biāo)1 學(xué)會集成運(yùn)放典型電路應(yīng)用，理解集成運(yùn)放應(yīng)用電路的工作原理；
標(biāo)簽： 集成運(yùn)放
上傳時間： 2013-06-11
上傳用戶：busterman
作者研究了當(dāng)前流行的縮放算法，對圖像紋理相關(guān)性大小和邊緣方向的判斷上提出了一種新的方法，并在此基礎(chǔ)上發(fā)展了一套適用于數(shù)字視頻芯片的圖像縮放算法。仿真結(jié)果表明此算法由優(yōu)于目前流行的圖像縮放算法。 介紹了FPGA的開發(fā)工作大致可以分為設(shè)計(jì)和驗(yàn)證兩大部分，在具體開發(fā)流程上可以根據(jù)要求靈活控制。縮放芯片的開發(fā)可以分為：芯片結(jié)構(gòu)設(shè)計(jì)、時鐘系統(tǒng)設(shè)計(jì)、存儲器讀寫控制、IP核復(fù)用設(shè)計(jì)、計(jì)算精度控制等方面的電路設(shè)計(jì)。在設(shè)計(jì)完成各級子模塊以后拼接各子模快完成整個縮放模塊的設(shè)計(jì)。通過測試發(fā)現(xiàn)設(shè)計(jì)中存在的缺陷，修改再測試，最終完成整個模塊的設(shè)計(jì)。
上傳時間： 2013-05-31
上傳用戶：tdyoung
隨著移動終端、多媒體、Internet網(wǎng)絡(luò)、通信，圖像掃描技術(shù)的發(fā)展，以及人們對圖象分辨率，質(zhì)量要求的不斷提高，用軟件壓縮難以達(dá)到實(shí)時性要求，而且會帶來因傳輸大量原始圖象數(shù)據(jù)帶來的帶寬要求，因此采用硬件實(shí)現(xiàn)圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環(huán)節(jié)，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實(shí)現(xiàn)，具有廣闊的應(yīng)用背景。本文以星載視頻圖像壓縮的硬件實(shí)現(xiàn)項(xiàng)目為背景，對熵編碼器和解碼器的硬件實(shí)現(xiàn)進(jìn)行探討，給出了并行熵編碼和解碼器的實(shí)現(xiàn)方案。熵編解碼器中的難點(diǎn)是huffman編解碼器的實(shí)現(xiàn)。在設(shè)計(jì)并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉(zhuǎn)換時的控制邏輯,避免了因數(shù)據(jù)處理不及時造成數(shù)據(jù)丟失的可能性，從而保證了編碼的正確性。而在實(shí)現(xiàn)并行的huffman解碼器時，解碼算法充分利用了規(guī)則化碼書帶來的碼字的單調(diào)性，及在特定長度碼字集內(nèi)碼字變化的連續(xù)性，將并行解碼由模式匹配轉(zhuǎn)換為算術(shù)運(yùn)算，提高了存儲器的利用率、系統(tǒng)的解碼效率和速度。在實(shí)現(xiàn)并行huffman編碼的基礎(chǔ)上，結(jié)合針對DC子帶的預(yù)測編碼，針對直流子帶的游程編碼，能夠?qū)D像壓縮系統(tǒng)中經(jīng)過DWT變換，量化，掃描后的數(shù)據(jù)進(jìn)行正確的編碼。同時，在并行huffman解碼基礎(chǔ)上的熵解碼器也可以解碼出正確的數(shù)據(jù)提供給解碼系統(tǒng)的后續(xù)反量化模塊，進(jìn)一步處理。在本文介紹的設(shè)計(jì)方案中，按照自頂向下的設(shè)計(jì)方法，對星載圖像壓縮系統(tǒng)中的熵編解碼器進(jìn)行分析，進(jìn)而進(jìn)行邏輯功能分割及模塊劃分，然后分別實(shí)現(xiàn)各子模塊，并最終完成整個系統(tǒng)。在設(shè)計(jì)過程中，用高級硬件描述語言verilogHDL進(jìn)行RTL級描述。利用了Altera公司的QuartusII開發(fā)平臺進(jìn)行設(shè)計(jì)輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗(yàn)證了設(shè)計(jì)的正確性。通過系統(tǒng)波形仿真和下板驗(yàn)證熵編碼器最高頻率可以達(dá)到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達(dá)到2500Mbps，也能滿足性能要求。仿真驗(yàn)證的結(jié)果表明：設(shè)計(jì)能夠滿足性能要求，并具有一定的使用價值。
上傳時間： 2013-05-19
上傳用戶：吳之波123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
