這是一個由java寫成的猜數(shù)字遊戲！目的在猜4個數(shù)字！如果輸入的數(shù)字和位置是對的等於一個A！如果只有數(shù)字對但位置不對等於一個B！由此來推測出正確的4個數(shù)字！
上傳時間： 2016-10-26
上傳用戶：ecooo
基本步驟如下： A:在編輯系統(tǒng)中 1-在需要統(tǒng)計的圖層新加一個字段準(zhǔn)備存儲分顏色屬性 2-依據(jù)不同顏色參數(shù)給剛才準(zhǔn)備的字段賦屬性 B：在屬性管理系統(tǒng)中 1-將屬性導(dǎo)出成EXCEL表格或者dbf表格 2-在相應(yīng)程序里分類統(tǒng)計
上傳時間： 2014-11-29
上傳用戶：weiwolkt
基本步驟如下： A:在編輯系統(tǒng)中 1-在需要統(tǒng)計的圖層新加一個字段準(zhǔn)備存儲分顏色屬性 2-依據(jù)不同顏色參數(shù)給剛才準(zhǔn)備的字段賦屬性 B：在屬性管理系統(tǒng)中 1-將屬性導(dǎo)出成EXCEL表格或者dbf表格 2-在相應(yīng)程序里分類統(tǒng)計
上傳時間： 2013-12-11
上傳用戶：silenthink
基本步驟如下： A:在編輯系統(tǒng)中 1-在需要統(tǒng)計的圖層新加一個字段準(zhǔn)備存儲分顏色屬性 2-依據(jù)不同顏色參數(shù)給剛才準(zhǔn)備的字段賦屬性 B：在屬性管理系統(tǒng)中 1-將屬性導(dǎo)出成EXCEL表格或者dbf表格 2-在相應(yīng)程序里分類統(tǒng)計
上傳時間： 2014-01-03
上傳用戶：wfeel
基本步驟如下： A:在編輯系統(tǒng)中 1-在需要統(tǒng)計的圖層新加一個字段準(zhǔn)備存儲分顏色屬性 2-依據(jù)不同顏色參數(shù)給剛才準(zhǔn)備的字段賦屬性 B：在屬性管理系統(tǒng)中 1-將屬性導(dǎo)出成EXCEL表格或者dbf表格 2-在相應(yīng)程序里分類統(tǒng)計
上傳時間： 2014-01-13
上傳用戶：jing911003
基本步驟如下： A:在編輯系統(tǒng)中 1-在需要統(tǒng)計的圖層新加一個字段準(zhǔn)備存儲分顏色屬性 2-依據(jù)不同顏色參數(shù)給剛才準(zhǔn)備的字段賦屬性 B：在屬性管理系統(tǒng)中 1-將屬性導(dǎo)出成EXCEL表格或者dbf表格 2-在相應(yīng)程序里分類統(tǒng)計
上傳時間： 2017-04-20
上傳用戶：1159797854
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實現(xiàn)PID軟算法的微處理器因為強(qiáng)干擾或其他原因而出現(xiàn)故障，會引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個問題。因此，利用FPGA開發(fā)技術(shù)，實現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計技術(shù)及開發(fā)流程，指出實現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計，降低設(shè)計難度，是擴(kuò)展設(shè)計功能、提高芯片性能和產(chǎn)品性價比的關(guān)鍵。控制系統(tǒng)由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計方法。在PID算法與FPGA的運(yùn)算器邏輯映像過程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計實現(xiàn)了PID控制器，用Modelsim仿真驗證了設(shè)計結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結(jié)果表明，達(dá)到無超調(diào)的穩(wěn)定控制要求，為降低FPGA實現(xiàn)PID控制器的設(shè)計難度提供了有效的方法。
上傳時間： 2013-06-13
上傳用戶：15071087253
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實現(xiàn)PID軟算法的微處理器因為強(qiáng)干擾或其他原因而出現(xiàn)故障，會引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個問題。因此，利用FPGA開發(fā)技術(shù)，實現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計技術(shù)及開發(fā)流程，指出實現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計，降低設(shè)計難度，是擴(kuò)展設(shè)計功能、提高芯片性能和產(chǎn)品性價比的關(guān)鍵。控制系統(tǒng)由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計方法。在PID算法與FPGA的運(yùn)算器邏輯映像過程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計實現(xiàn)了PID控制器，用Modelsim仿真驗證了設(shè)計結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結(jié)果表明，達(dá)到無超調(diào)的穩(wěn)定控制要求，為降低FPGA實現(xiàn)PID控制器的設(shè)計難度提供了有效的方法。
上傳時間： 2013-05-24
上傳用戶：gyq
本文以誤差和誤差變化率為輸入，利用模糊推理的方法實現(xiàn)了對PID參數(shù)的在線自動整定，并且在MATLAB環(huán)境下對該控制器進(jìn)行了設(shè)計和仿真。從仿真結(jié)果可以看出，參數(shù)自整定模糊PID控制器控制效果優(yōu)于
上傳時間： 2013-04-24
上傳用戶：wanghui2438
基于FPGA的PID控制器設(shè)計研究，適合用fpga開發(fā)控制系統(tǒng)的專業(yè)人員參考
上傳時間： 2013-08-15
上傳用戶：xlcky
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<rt id="ukaoe"></rt>