作為新一代直流輸電技術，基于電壓源換流器的高壓直流輸電憑借其獨特的技術優點取得了飛速的發展，并已在新能源發電系統聯網、電網非同步互聯、無源系統供電、無功補償等場合得到實際工程應用。在我國，VSC-HVDC的研究尚處于起步階段。本論文著重開展了VSC-HVDC技術的數學建模和控制策略的研究。論文的主要工作和取得的創新性成果如下： 1．建立了系統標么值模型，分析了VSC-HVDC的運行原理和穩態功率特性。明確了系統主電路參數對運行特性的影響，在此基礎上提出了一種功率定義下的換流電抗、直流電壓和直流電容以及頻域下的交流濾波器參數設計方法。 2．設計了一種基于無差拍控制的VSC-HVDC直接電流離散控制器。針對控制系統存在的VSC電壓輸出能力限制、PI控制器積分飽和現象和離散采樣時間延遲問題，提出了相應的解決方法，推導了其電流內環控制器與功率外環離散控制器的設計原則。 3．推導了換流站網側與VSC交流側功率節點以及換流電抗與損耗電阻上的瞬時功率方程，在此基礎上提出了一種換流站網側功率節點控制并補償換流電抗與損耗電阻消耗二倍頻功率的不平衡控制策略，設計了該控制策略下的雙序矢量控制器模型。同時針對傳統dq軟件鎖相環在電壓不平衡時鎖相速度慢的缺點，提出了一種基于前置相序分解的頻率自適應dq鎖相環，提高了不平衡控制算法的動態性能與穩態特性。 4．對VSC閥在交流電網低電壓故障下的過流現象進行分析并提出了一種考慮正負序分量影響的指令電流限制器，保證了故障限流效果。分析比較了VSC閥電流裕度穿越法和指令電流限制器穿越法的特性，在此基礎上提出一種結合正負序指令電流限制器與控制模式切換的交流電網低電壓穿越控制方法，從而解決交流電網低電壓故障時系統穩定與VSC過流問題。 5．在分析現有VSC-HVDC拓撲的基礎上，從降低電力電子器件直接串聯數目、器件開關頻率和簡化主電路拓撲結構三個方面出發，將傳統直流輸電中常用的變壓器隔離式多模塊結構引入VSC-HVDC系統，并針對該模塊級聯式拓撲提出一種系統協調控制與模塊獨立運行相結合的新型控制策略。針對該拓撲下送端站存在的各模塊直流側電容電壓均衡問題，提出了一種基于有功分量調節的直流側電壓控制方法。
上傳時間： 2013-06-03
上傳用戶：lw4463301
變頻器在各行各業中的各種設備上迅速普及應用，已成為當今節電、改造傳統工業、改善工藝流程、提高生產過程自動化水平、提高產品質量以及推動技術進步的主要手段之一，是國民經濟和生活中普遍需要的新技術。但是現有變頻器的調制算法尚存在一些缺點，如開關損耗大和共模電流大等，因此有必要研究和設計高性能調制算法的變頻控制器。鑒于此，開展了以下工業變頻器高性能調制算法為對象的研究內容： 在闡述了工業變頻器系統的結構、調制算法、調速算法的基礎上，結合數學模型，分析了共模電壓產生的原理、共模電流其影響和危害，給出了共模電壓和共模電流的關系?？偨Y其他的抑制共模電壓的方案基礎上，提出一種新的共模電壓抑制SVPWM；還闡述了死區產生的原因及其影響，以及死區補償的原理并將上述兩個調制算法利用MATLAB/SIMULINK軟件對該系統給予了全面的仿真分析。 變頻器硬件部分設計包括整流濾波電路、逆變器功率電路、上電保護電路、DSP控制系統及其外圍電路、IGBT驅動及保護電路以及反激式開關電源，對于傳感器檢測濾波電路的具體電路參數設計，是在PSPICE上仿真基礎上得出。并在考慮成本、EMC、效率等因素后考慮完成了所有硬件相關的原理圖繪制和PCB繪制； 變頻器軟件部分設計包括主程序、鍵盤掃描程序、系統狀態處理程序、PWM發送中斷程序、電機啟動函數、電壓調整程序、AD采樣中斷程序以及故障保護中斷程序。在實現一般SVPWM的基礎上，根據之前理論和仿真得到的共模電壓抑制SVPWM、以及死區補償算法，將這兩個對SVPWM進行改進的調制算法在硬件平臺上實現。 在硬件電路完成設計的各個階段，逐漸編制相應的控制程序，并進行調試，并完成整個程序的編制和調試。此外，還調試了系統所需的反激式開關電源。整個系統調試中遇到了很多問題，如鍵盤消除抖動問題、共模電壓抑制SVPWM出現的直通現象等。最終完成了工業變頻器樣機，并且采用的是文章中研究的調制算法，效果良好，達到設計的目的； 提出了一種將有源功率因數校正(PFC)技術引用到串級調速中來提高定子側功率因數的新方法。通過建立電動機折算到轉子側的等值電路，重點分析了有源PFC技術代替傳統串級調速系統中的不控整流橋后，系統可以等效為轉子串電阻調速。得到了等效串電阻的計算公式和變化趨勢，對電動機功率因數、電磁轉矩脈動也進行了分析，發現能夠比傳統串級調速時有所提升。鑒于電動機轉子側電勢頻率非常低，分析了有源PFC的具體實現的特殊考慮和參數選取方法，并基于對稱平衡的Scott變壓器和兩個單相有源PFC電路實現了繞線電動機轉子側的三相有源低頻PFC，得到超低紋波的直流輸出電壓。利用MATLAB建立了完整的仿真平臺，所得結果驗證了理論分析的正確性。
上傳時間： 2013-07-09
上傳用戶：qq442012091
隨著全球能源危機和環境污染問題的日益嚴重，開發利用清潔的可再生能源勢在必行。太陽能是當前世界上最清潔、最現實、大規模開發利用最有前景的可再生能源之一。其中太陽能光伏利用受到世界各國的普遍關注，而太陽能光伏并網發電是太陽能光伏利用的主要發展趨勢，必將得到快速的發展。此外，高性能的數字信號處理芯片(DSP)的出現，使得一些先進的控制策略應用于光伏并網逆變器成為可能。本論文就是在此背景下，對太陽能并網發電系統中的核心器件并網逆變器進行了較為深入的研究，具有重要的現實意義。 太陽能光伏并網發電系統的兩個核心部分是太陽能電池板的最大功率點跟蹤(MPPT)控制和光伏并網逆變控制。 首先，本文對太陽能電池的工作原理及工作特性進行介紹，詳細分析太陽能電池工作的等效電路和數學模型。 其次，本文對幾種傳統的最大功率點跟蹤(MPPT)控制算法進行了研究、分析和比較，提出各自優缺點?；谧畲蠊β矢欉^程的快速性和穩定性，設計采用改進的間歇掃描法來實現光伏發電系統中太陽能電池的最大功率輸出，以提高系統的性能和最大功率點跟蹤速度。 再次，針對既可獨立運行又可并網運行的單相光伏逆變器，本文采用有效值外環、瞬時值內環的控制方法，既保證了逆變器輸出的靜態誤差為零，又保證了逆變器良好的輸出波形。給出了同時滿足獨立和并網兩種運行模式的輸出濾波器結構和元件參數的計算過程，并通過仿真和實驗驗證了設計的合理性。 隨后，詳細討論了并網過程中的軟件鎖相環技術，對鎖相環電路的組成、工作原理進行了研究，實驗結果表明此方法可靠有效，能使逆變器輸出電流與電網電壓完全同相，達到功率因數為1的目的。 最后，采用TI公司的TMS320LF2407A作為主控芯片，研制完成1.5kW實驗樣機，分別得出了獨立運行和并網運行時的實驗結果，結果表明，所采用的控制策略和設計的硬件電路能夠滿足設計要求，系統可安全、穩定運行。
上傳時間： 2013-05-18
上傳用戶：uuuuuuu
調整視頻圖像的分辨率需要視頻縮放技術。如果圖像縮放技術的處理速度達到實時性要求就可以應用于視頻縮放。 傳統圖像縮放技術利用插值核函數對已有像素點進行插值重建還原圖像。本文介紹了圖像插值的理論基礎一采樣定理，并對理想重建函數Sinc函數進行了討論。本文介紹了常用的線性圖像插值技術及像素填充、自適應插值和小波域圖像縮放等技術。然后，本文討論了分級線性插值算法的思想，設計并實現了FPGA上的分級雙三次算法。最后本文對各種算法的縮放效果進行了分析和討論。 本文在分析現有視頻縮放算法基礎之上，提出了分級線性插值算法，并應用在簡化線性插值算法中。分級線性插值算法以犧牲一定的計算精度為代價，用查找表代替乘法計算，降低了算法復雜度。本文設計并實現了分級雙三次插值算法，詳細說明了板上系統的模塊結構。最后本文將分級線性插值算法與原線性插值算法效果圖進行比較，比較結果顯示分級插值算法與原算法誤差較小，在放大比例較小時可以取代原算法。結果證明分級雙三次線性插值算法的FPGA實現能夠滿足額定幀頻，可以進行實時視頻縮放。
上傳時間： 2013-04-24
上傳用戶：亞亞娟娟123
對弓網故障的檢測是當今列車檢測的一項重要任務。原始故障視頻圖像具有極大的數據量，使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數據量相當大，需要采用先進的視頻編解碼協議進行處理，進而實現檢測現場的實時監控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網絡親和性，而被廣泛研究與應用。H．264/AVC采用了先進的算法，主要有整數變換、1/4像素精度插值、多模式幀間預測、抗塊效應濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog，以紅色颶風 II開發板作為硬件平臺，在開發工具QUARTUSII 6．0和MODELSIM_SE 6．1B環境中完成軟核的設計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實現視頻圖像采集、存儲、顯示以及實現H．264/AVC部分算法的基本系統。 @@ FPGA以其設計靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統設計的首選，尤其是與Verilog和VHDL等語言的結合，大大變革了電子系統的設計方法，加速了系統的設計進程。 @@ 本文首先分析了FPGA的特點、設計流程、verilog語言等，然后對靜態圖像及視頻圖像的編解碼進行詳細的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺，運用H．264/AVC算法對視頻序列進行大量的實驗，對不同分辨率、量化步長、視頻序列進行編解碼以及對結果進行分析。接著以紅色颶風II開發板為平臺，進行視頻圖像的采集存儲、顯示分析，其中詳細分析了SAA7113的配置、CCD信號的A/D轉換、I2C總線、視頻的數字化ITU-R BT．601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計；最后運用verilog語言實現H．264/AVC部分算法，并進行功能仿真，得到預計的效果。 @@ 本文實現了整個視頻信號的采集存儲、顯示流程，詳細研究了H．264/AVC算法，并運用硬件語言實現了部分算法，對視頻編解碼芯片的設計具有一定的參考價值。 @@關鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
本項目完成的是基于中國“數字電視地面廣播傳輸系統幀結構、信道編碼和調制”國家標準的發射端系統FPGA設計與實現。在本設計中，系統采用了Stratix系列的EP1S80F1020C5 FPGA為基礎構建的主硬件處理平臺。對于發射端系統，數據處理部分的擾碼器(隨機化)、前向糾錯編碼(FEC)、符號星座映射、符號交織、系統信息復用、頻域交織、幀體數據處理(OFDM調制)、同步PN頭插入、以及信號成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設計實現的。其中關鍵技術：TDS-OFDM技術及其和絕對時間同步的復幀結構、信號幀的頭和幀體保護技術、低密度校驗糾錯碼(LDPC)等，體現了國標的自主創新特點，為數字電視領域首次采用。其硬件實現，亦尚未有具體產品參考。 本文首先介紹了當今國內外數字電視的發展現狀，中國數字電視地面廣播傳輸國家標準的頒布背景。并對國標系統技術原理框架，發端系統的整體結構以及FPGA設計的相關知識進行了簡要介紹。在此基礎上，第三章重點、詳細地介紹了基于FPGA實現的發射端系統各主要功能模塊的具體結構設計，論述了系統中各功能模塊的FPGA設計和實現，包括設計方案、算法和結構的選取、FPGA實現、仿真分析等。第四章介紹了對整個系統的級連調試過程中，對系統結構進行的優化調整，并對級連后的整個系統的性能進行了仿真、分析和驗證。作者在項目中完成的工作主要有： 1.閱讀相關資料，了解并分析國標系統的技術結構和原理，分解其功能模塊。 2.制定了基于國標的發端系統FPGA實現的框架及各模塊的接口定義。 3.調整和改進了3780點IFFT OFDM調制模塊及滾降濾波器模塊的FPGA設計并驗證。 4.完成了擾碼器、前向糾錯編碼、符號星座映射、符號交織、系統信息復用、頻域交織、幀體數據處理、同步PN頭插入、以及信號成形4倍插值滾降濾波器等功能模塊的FPGA設計和驗證。 5.在系統級連調試中，利用各模塊數據結構特點，優化系統模塊結構。 6.完成了整個發射端系統FPGA部分的調試、分析和驗證。
上傳時間： 2013-04-24
上傳用戶：zzbbqq99n
隨著圖像分辨率的越來越高，軟件實現的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上，用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現，根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波，中值濾波，卷積運算及高斯濾波，形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略，通過性能分析，FPGA實現圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。
上傳時間： 2013-07-29
上傳用戶：愛順不順
H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質下，平均節約64﹪的碼流。該標準僅設定了碼流的語法結構和解碼器結構，實現靈活性極大，其規定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應用，因此。H.264的編碼器的設計可以根據需求的不同而不同。 H.264雖然具有優異的壓縮性能，但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析，并統計了整個軟件編碼中計算量的分布。H.264中采用了率失真優化算法，提高了幀內預測編碼的效率。在該算法下進行幀內預測時，為了得到一個宏塊的預測模式，需要進行592次率失真代價計算。因此為了降低幀內預測模式選擇的計算復雜度，本文改進了幀內預測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內編碼時間平均節約60﹪以上，對編碼的實時性有較大幫助。 為了實現實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現。首先研究了H.264編碼器硬件實現架構，并對影響編碼速度，且具有硬件實現優越性的幾個重要部分進行了算法研究和FPGA.實現。本文主要研究了H.264編碼器中整數DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統對輸入的殘差數據實時壓縮編碼的功能。 本文對H.264編碼器幀內預測模式選擇算法的改進，算法實現簡單，對軟件編碼的實時性有很大幫助。本文對在單片FPGA上實現H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設計有著積極的借鑒性。
上傳時間： 2013-06-13
上傳用戶：夜月十二橋
圖像縮放在圖像處理領域中，發揮著重要作用。圖像的分辨率調整和格式變換，都需要用到圖像縮放技術。隨著多媒體技術和大規模集成電路的發展，利用硬件實現視頻圖像無級縮放已成為圖像處理研究的一個重要課題。 圖像縮放通常由插值算法實現。傳統的插值算法由于實現原理的局限性，在縮放時容易引起邊緣鋸齒或細節模糊現象。針對傳統插值算法的這個不足，出現了許多基于邊緣改進的算法。但這些算法一般只能完成2k倍數插值，無法真正做到基于邊緣的無級縮放。 為了實現基于邊緣改進的無級縮放，本文做了如下五個方面的研究工作： 1.系統回顧了圖像縮放技術，包括傳統圖像縮放技術和多邊緣檢測插值，分析了這些圖像縮放技術的優缺點。 2.重點研究了新興的方向多項式插值算法，該算法能夠真正完成基于邊緣改進的無級縮放。 3.提出改進的方向多項式插值算法(IOPI算法)，該算法針對硬件實現，做了兩個方面改進：提出EDV算法，簡化邊緣方向的確定；提出Cubic6逼近插值算法(A-Cubic6算法)，改善平坦區域縮放效果。其中的EDV算法通過加減、比較模塊，完成邊緣方向的確定。相比原算法中的乘除法、直方圖計算，大大簡化了硬件實現，降低了硬件實現成本。A-Cubic6算法利用查找表簡化了Cubic6點插值算法的實現，而且明顯改善了非邊緣區域的縮放效果。 4.研究縮放算法與圖像質量的評價方法。比較、分析各算法的軟件仿真結果，得出結論：本文提出的IOPI算法在平坦區域和邊緣區域都具有比其它算法更突出的效果。 5.結合實時視頻處理要求，研究了IOPI算法的FPGA實現。已完成最近鄰域插值和A-Cubic6算法的FPGA實現，可以在硬件平臺上穩定工作。
上傳時間： 2013-06-05
上傳用戶：2728460838
極值型中值濾波算法在高噪聲率下的濾波效果不是很好，主要原因有以下兩個：首先，濾波窗口中過多的噪聲點會使窗口中的點在排序時產生中值偏移；其次是高噪聲率環境下，可能序列中值本身就是是噪聲點。對此，本文提出
上傳時間： 2013-06-26
上傳用戶：小小小熊
