8255內部包括三個并行數據輸入/輸出端口，兩個工作方式控制電路，一個讀/寫控制邏輯電路和8位總線緩沖器。各部分功能概括如下： （1）端口A、B、CA口：是一個8位數據輸
上傳時間： 2013-05-21
上傳用戶：隱界最新
隨著微電子技術和計算機技術的發展，工業生產過程的自動化和智能化程度越來越高。就玻璃工業生產而言，以前浮法玻璃生產線上所用的質量檢測都是通過利用人眼離線檢驗或專用儀器抽樣檢測，無法滿足實時檢測的要求，并且人眼檢測只能發現較大的玻璃缺陷，所以玻璃質量無法提高。目前國內幾家大型玻璃生產企業都開始采用進口檢測設備，可以對玻璃實現100％在線全檢，自動劃分玻璃等級，并獲得質量統計數據，指導玻璃生產，穩定玻璃質量水平。 但由于價格昂貴，加上國內浮法玻璃生產線現場條件復雜，需要很長時間的配套和適應，而且配件更換困難以及售后服務難以到位等問題，嚴重束縛了國內企業對此類設備的引進，無法提高國內企業在國際市場的競爭能力。 應對此一問題，本文主要研究了基于DSP+ARM的獨立雙核結構的嵌入式視頻缺陷在線檢測系統的可行性，提出了相應的開發目標和性能參數，并在此基礎上主要給出了基于TI公司TMS320C6202B DSP的視頻圖像處理以及缺陷識別的總體方案、硬件設計和相應的底層軟件模塊；同時論述了嵌入式工業控制以及網絡傳輸的實現方案——采用Samsung公司的基于ARM7內核的S3C4510B作為主控芯片，運行uClinux操作系統，設計出整個嵌入式系統的軟件層次模型和數據處理流程，其中編程底層的軟件模塊為上層的應用程序提供硬件操作和流程，從而實現缺陷識別結果的控制與傳輸。同時，本文還對玻璃缺陷的識別原理進行了深入的探討，總結出了圖象處理，圖象分割以及特征點提取等識別步驟。 本系統對于提高玻璃缺陷在線檢測的工藝水平、靈敏度、精度等級；提高產品質量、生產效率和自動化水平，降低投資及運行成本都將有著極其重要的現實意義。
上傳時間： 2013-07-02
上傳用戶：shenglei_353
設備狀態監測技術是計算機科學、測試技術、信號分析與數據處理技術等相結合的一種設備運行信息分析處理方法。將嵌入式計算機技術與數據采集技術及數字信號處理技術結合起來,構成一種體積小、便于攜帶、易于網絡化、造價相對較低,集信號采集、處理、存儲和顯示為一體的設備具有廣泛的應用前景。 本文通過對傳統工控監測技術方案以及本項目具體功能和指標的分析,提出了ARM+嵌入式Linux架構的技術方案。采用多個嵌入式設備終端作為監測系統數據的采集終端,然后通過GPRS模塊連入Internet,通過Internet上的多臺主機作為監控中心,各自運行相應的包括網絡管理功能的應用程序,實現監測數據自動、可靠的采集、存儲、處理、實時顯示及實時數據遠程傳輸,進而實現分布式、網絡化和自動化的設備監測系統新模式。 本文首先介紹了嵌入式技術的國內外研發現狀。給出了嵌入式監測系統總體設計方案。根據系統的功能和要求的技術指標,在綜合比較現有各種嵌入式操作系統的基礎上,分析了使用嵌入式Linux操作系統構造嵌入式系統的優點和缺陷,選定了嵌入式Linux操作系統作為本次設計的操作系統；選擇了samsung公司基于ARM920T內核的處理器S3C2410X作為嵌入式處理器；簡單介紹了S3C2410X的工作模式,并設計了系統的硬件和軟件結構方案。 這種基于嵌入式終端的工控監測系統主要由控制中心和嵌入式監測終端兩大部分組成。本文所主要涉及的就是該系統中的嵌入式監測終端部分,主要進行了嵌入式監測終端的硬件設計,嵌入式操作系統ARM-Linux的移植,建立交叉編譯環境,制作根文件系統,軟件部分主要是對驅動程序和終端應用程序的設計與實現進行了研究和介紹。重點介紹并了FPGA設備驅動程序的實現以及應用程序中的液晶顯示部分與實數EFT算法以及幾種數字信號的平均算法的C語言實現,最后,對本論文進行了總結,并指出了后續工作中需要注意的問題。 基于ARM-Linux的工控監測系統的研制對于監測網絡化是一個有益的嘗試,它的研制成功將會給工廠帶來更大的經濟效益。
上傳時間： 2013-07-20
上傳用戶：gjzeus
射頻識別技術(RFID)是一種通過電磁耦合方式工作的無線識別系統，具有保密性強、無接觸式信息傳遞等特點，目前廣泛應用于物流、公共交通、門禁控制等與人們生活密切相關的方方面面。 本論文的目的是開發出一款讀卡終端設備，支持IS014443標準中規定的TypeA、Type B兩種類型的卡，具有高級擴展功能，也可以在硬件基礎上進行增減，以適應不同場合的需要。 讀卡器設計中采用嵌入式芯片為處理核心，讀卡功能采用射頻讀卡芯片實現。讀卡器終端具有網絡接口、USB接口和觸摸屏接口。軟件上采用移植嵌入式系統并添加任務的模式實現讀卡器的各功能。通過對軟硬件的調試實現了RYID讀卡器原理樣機的硬件與軟件平臺構律。
上傳時間： 2013-06-12
上傳用戶：450976175
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
隨著電子技術和EDA技術的發展,大規模可編程邏輯器件PLD(Programmable Logic Device)、現場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規模集成電路芯片,實現計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優點,而且還具有獨特的用戶可編程能力,從而實現計算機系統的功能重構.該課題以Altera公司FPGA(FLEX10K)系列產品為載體,在MAX+PLUSⅡ開發環境下采用VHDL語言,設計并實現了計算機可編程并行接芯片8255的功能.設計采用VHDL的結構描述風格,依據芯片功能將系統劃分為內核和外圍邏輯兩大模塊,其中內核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
cadence 15.7安裝步驟及方法安裝步驟： 1、 證書生成 a、雙擊Crack->keygen.exe， b、HO
上傳時間： 2013-07-26
上傳用戶：xoxoliguozhi
本課題源于空中機器人大賽參賽項目。針對比賽要求，提出了一種基于ARM的低成本、高性能的嵌入式微小無人機飛行控制系統的整體方案，并由此展開了一系列的研究工作。 本文的重點是飛行控制系統的姿態確定系統設計和飛行控制系統的硬件設計及實現。 本文首先回顧了國內外微小無人機發展歷程，介紹了其研究現狀，并指出了微小無人機的發展趨勢。根據需求設計了低價位、高性能的嵌入式微小無人機飛行控制系統的整體方案。 設計了低成本、低功耗的微小無人機的姿態確定系統方案，利用姿態四元數、龍格庫塔法、高斯牛頓法和擴展卡爾曼濾波器估計出系統的姿態矩陣；對姿態確定方案進行了仿真。 設計了基于ARM的飛行控制系統的硬件部分，包括電源及復位電路，UART、SPI、JTAG等接口電路，PWM信號發生電路，A/D采樣電路及前置電路，光電耦合電路等；完成了整個飛控系統PCB板制作以及對所設計電路的調試工作，使得系統運轉正常。 最后針對本文設計的硬件平臺進行了啟動代碼等系統底層軟件的編寫和調試，建立了系統的啟動環境。
上傳時間： 2013-06-03
上傳用戶：kgylah
隨著科學技術的不斷發展，嵌入式系統得到了廣泛的應用。在當今的工業控制領域，控制邏輯和功能變得越來越復雜，簡單的嵌入式系統己經不能滿足工業生產需求，而帶有高性能處理器以及完整操作系統的嵌入式系統的引入將逐漸成為工業控制自動化發展的方向。 本文對用于工業供水設備測控的工業供水測控系統展開研究。首先，在ARM嵌入式最小系統的基礎上建立通用的硬件平臺，對平臺的硬件結構進行設計，特別是對于關鍵的接口電路進行了比較深入的研究，針對供水設備測控的不同要求，集成了多種接口電路。其次，在實現嵌入式實時多任務操作系統μC／OS-Ⅱ在ARM上可移植的基礎上，建立了測控系統的軟件平臺，對接口電路驅動程序進行模塊化設計。最后，在研制出的測控平臺上，加入了電力參數與傳感器數據監測電路以及開關量輸入/輸出電路，特別是對工頻交流信號有效值的測量進行了較深入的硬件設計以及軟件算法研究，并對測控系統的無線通訊部分進行了設計。 在上述工作的基礎上，開發出嵌入式無線工業供水測控系統樣機。工業現場近半年來試運行的結果表明：該基于ARM的嵌入式無線工業供水測控系統設計合理，性能穩定可靠，達到了設計的要求。
上傳時間： 2013-06-23
上傳用戶：giser
