·詳細(xì)說(shuō)明：高精度C語(yǔ)音識(shí)別。使用雙精度變音算法。系統(tǒng)環(huán)境：Access2002+文件列表: Metaphone.NET .............\AssemblyInfo.cs .............\bin .............\...\Debug .............\...\Release
標(biāo)簽： 高精度 語(yǔ)音識(shí)別 精度 變音
上傳時(shí)間： 2013-04-24
上傳用戶：蔣清華嗯
·音視頻編解碼的H.263協(xié)議-C語(yǔ)言編寫
上傳時(shí)間： 2013-06-16
上傳用戶：user08x
LED數(shù)碼管字型發(fā)生器，用了就知道，很好的。
上傳時(shí)間： 2013-04-24
上傳用戶：leesuper
fpga功能實(shí)現(xiàn)有限字長(zhǎng)響應(yīng)FIR，用verilog編寫
標(biāo)簽： fpga FIR 有限字長(zhǎng)
上傳時(shí)間： 2013-08-24
上傳用戶：hz07104032
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語(yǔ)言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時(shí)間： 2013-09-04
上傳用戶：a471778
空間多媒體通信過(guò)程中存在的不可預(yù)測(cè)的分組數(shù)據(jù)丟失、亂序，可變的鏈路傳輸及處理時(shí)延抖動(dòng)以及收發(fā)端時(shí)鐘不同步與漂移等問(wèn)題，這可能導(dǎo)致接收端在對(duì)音視頻數(shù)據(jù)進(jìn)行顯示播放時(shí)產(chǎn)生音視頻不同步現(xiàn)象。為了解決此問(wèn)題，提出了一種改進(jìn)的基于時(shí)間戳的空間音視頻同步方法，該方法采用一種相對(duì)時(shí)間戳映射模型，結(jié)合接收端同步檢測(cè)和緩沖設(shè)計(jì)，能夠在無(wú)需全網(wǎng)時(shí)鐘和反饋通道的情況下，實(shí)現(xiàn)空間通信中的音視頻同步傳輸，并在接收端進(jìn)行同步播放顯示。對(duì)該方法進(jìn)行了仿真，結(jié)果表明了設(shè)計(jì)的可行性。同步前的均方根誤差SPD值平均在150 ms左右，最大能達(dá)到176.1 ms。文中方法能將SPD值控制在60 ms左右，不僅能實(shí)現(xiàn)音視頻同步傳輸，并且開銷很小，可應(yīng)用在空間多媒體通信中。
標(biāo)簽： 音視頻
上傳時(shí)間： 2013-11-21
上傳用戶：comer1123
ADC需要FFT處理器來(lái)評(píng)估頻譜純度，DAC則不同，利用傳統(tǒng)的模擬頻譜分析儀就能直接 研究它所產(chǎn)生的模擬輸出。DAC評(píng)估的挑戰(zhàn)在于要產(chǎn)生從單音正弦波到復(fù)雜寬帶CDMA信 號(hào)的各種數(shù)字輸入。數(shù)字正弦波可以利用直接數(shù)字頻率合成技術(shù)來(lái)產(chǎn)生，但更復(fù)雜的數(shù)字 信號(hào)則需要利用更精密、更昂貴的字發(fā)生器來(lái)產(chǎn)生。 評(píng)估高速DAC時(shí)，最重要的交流性能指標(biāo)包括：建立時(shí)間、毛刺脈沖面積、失真、無(wú)雜散 動(dòng)態(tài)范圍(SFDR)和信噪比(SNR)。本文首先討論時(shí)域指標(biāo)，然后討論頻域指標(biāo)。
上傳時(shí)間： 2013-10-27
上傳用戶：Vici
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
諸如電信設(shè)備、存儲(chǔ)模塊、光學(xué)繫統(tǒng)、網(wǎng)絡(luò)設(shè)備、服務(wù)器和基站等許多復(fù)雜繫統(tǒng)都采用了 FPGA 和其他需要多個(gè)電壓軌的數(shù)字 IC，這些電壓軌必須以一個(gè)特定的順序進(jìn)行啟動(dòng)和停機(jī)操作，否則 IC 就會(huì)遭到損壞。
上傳時(shí)間： 2014-12-24
上傳用戶：packlj
電路板裝配、PCB 布局和數(shù)字 IC 集成的進(jìn)步造就了新一代的高密度安裝、高性能繫統(tǒng)。
上傳時(shí)間： 2013-10-17
上傳用戶：RQB123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
