<center id="ask0m"></center>
近年來，igbt功率器件在電機(jī)控制、開關(guān)電源和變流設(shè)備等領(lǐng)域的應(yīng)用已經(jīng)非常廣泛。igbt的驅(qū)動(dòng)包括專門的驅(qū)動(dòng)電路，以及過流保護(hù)電路等。本文設(shè)計(jì)參考了三菱、西門康等公司生產(chǎn)的igbt驅(qū)動(dòng)模塊，加入了接口選擇模塊、功能選擇模塊、電源模塊、功率補(bǔ)充模塊等，實(shí)現(xiàn)了整個(gè)驅(qū)動(dòng)電路的模塊化設(shè)計(jì)。單個(gè)模塊可以驅(qū)動(dòng)一個(gè)橋臂的上下兩個(gè)igbt。可以通過方波控制或者spwm控制[1]等控制方式，驅(qū)動(dòng)單相或者三相逆變器。
標(biāo)簽： IGBT 驅(qū)動(dòng)電路 模塊化設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
現(xiàn)代的計(jì)算機(jī)追求的是更快的速度、更高的數(shù)據(jù)完整性和靈活性。無論從物理性能，還是從電氣性能來看，現(xiàn)今的并行總線都已出現(xiàn)了某些局限，無法提供更高的數(shù)據(jù)傳輸率。而SATA以其傳輸速率快、支持熱插拔、可靠的數(shù)據(jù)傳輸?shù)忍攸c(diǎn)，得到各行業(yè)越來越多的支持。 目前市場上的SATA IP CORE都是面向IC設(shè)計(jì)的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上實(shí)現(xiàn)SATAⅡ協(xié)議，對(duì)SATA技術(shù)的推廣、國內(nèi)邏輯IP核的發(fā)展都有一定的意義。 本文將SATAⅡ協(xié)議的FPGA實(shí)現(xiàn)劃分成物理層、鏈路層、傳輸層和應(yīng)用層四個(gè)模塊。提出了物理層串行收/發(fā)器設(shè)計(jì)以及物理鏈路初始化方案。分析了鏈路層模塊結(jié)構(gòu)，給出了作為SATAⅡ鏈路層核心的狀態(tài)機(jī)的設(shè)計(jì)。為滿足SATAⅡ協(xié)議3．0Gbps的速率，采用擴(kuò)大數(shù)據(jù)處理位寬的方法，設(shè)計(jì)完成了鏈路層的16b/20b編碼模塊，同時(shí)為提高數(shù)據(jù)傳輸可靠性和信號(hào)的穩(wěn)定性，分別實(shí)現(xiàn)了鏈路層CRC校驗(yàn)?zāi)K和并行擾碼模塊。在描述協(xié)議傳輸層的模塊結(jié)構(gòu)的基礎(chǔ)上，給出了作為傳輸層核心的狀態(tài)機(jī)的設(shè)計(jì)，并以DMA DATA OUT命令的操作為例介紹了FIS在傳輸層中的處理過程。完成了命令層協(xié)議狀態(tài)機(jī)的設(shè)計(jì)，并實(shí)現(xiàn)了SATAⅡ新增功能NCQ技術(shù)，從而使得數(shù)據(jù)傳輸更加有效。最后為使本設(shè)計(jì)應(yīng)用更加廣泛，設(shè)計(jì)了基于AHB總線的用戶接口。 本設(shè)計(jì)采用Verilog HDL語言對(duì)需要實(shí)現(xiàn)的電路進(jìn)行描述，并使用Modelsim軟件仿真。仿真結(jié)果表明，本文設(shè)計(jì)的邏輯電路可靠穩(wěn)定，與SATAⅡ協(xié)議定義功能一致。
上傳時(shí)間： 2013-06-16
上傳用戶：cccole0605
互感器是電力系統(tǒng)中電能計(jì)量和繼電保護(hù)中的重要設(shè)備，其精度和可靠性與電力系統(tǒng)的安全性、可靠性和經(jīng)濟(jì)運(yùn)行密切相關(guān)。隨著電力工業(yè)的發(fā)展，傳統(tǒng)的電磁式互感器已經(jīng)暴露出一系列的缺陷，電子式互感器能很好的解決電磁式互感器的缺點(diǎn)，電子式互感器逐步替代電磁式互感器代表著電力工業(yè)的發(fā)展方向。目前，國產(chǎn)的互感器校驗(yàn)儀主要是電磁式互感器校驗(yàn)儀，電子式互感器校驗(yàn)儀依賴于進(jìn)口。電子式互感器的發(fā)展，使得電子式互感器校驗(yàn)儀的研制勢(shì)在必行。 本課題依據(jù)國際標(biāo)準(zhǔn)IEC60044-7、IEC60044-8和國內(nèi)標(biāo)準(zhǔn)GB20840[1].7-2007、GB20840[1].8-2007，設(shè)計(jì)了電子式互感器檢驗(yàn)儀。該校驗(yàn)儀采用直接法對(duì)電子式互感器進(jìn)行校驗(yàn)，即同時(shí)測試待校驗(yàn)電子式互感器和標(biāo)準(zhǔn)電磁式互感器二次側(cè)的輸出信號(hào)，比較兩路信號(hào)的參數(shù)，根據(jù)比較結(jié)果完成電子式互感器的校驗(yàn)工作。論文首先介紹了電子式互感器結(jié)構(gòu)及輸出數(shù)字信號(hào)的特征，然后詳細(xì)論述了電子式互感器校驗(yàn)儀的硬件及軟件設(shè)計(jì)方法。硬件主要采用FPGA技術(shù)設(shè)計(jì)以太網(wǎng)控制器RTL8019的控制電路，以實(shí)現(xiàn)電子式互感器信號(hào)的遠(yuǎn)程接收，同時(shí)設(shè)計(jì)A/D芯片MAX125的控制電路，以實(shí)現(xiàn)標(biāo)準(zhǔn)電磁式互感器模擬輸出的數(shù)字化。軟件主要采用FPGA的SOPC技術(shù)，研制了MAX125和RTL8019的IP核，在NiosIIIDE集成開發(fā)環(huán)境下，完成對(duì)硬件電路的底層控制，運(yùn)用準(zhǔn)同步算法和DFT算法開發(fā)應(yīng)用程序?qū)崿F(xiàn)對(duì)數(shù)字信號(hào)的處理。最終完成電子式互感器校驗(yàn)儀的設(shè)計(jì)。 最后進(jìn)行了相關(guān)的實(shí)驗(yàn)，所研制的電子式互感器校驗(yàn)儀對(duì)0.5準(zhǔn)確級(jí)的電子式電壓互感器和0.5準(zhǔn)確級(jí)電子式電流互感器分別進(jìn)行了校驗(yàn)，對(duì)其額定負(fù)荷的20％、100％、120％點(diǎn)做為測量點(diǎn)進(jìn)行測量。經(jīng)過對(duì)實(shí)驗(yàn)數(shù)據(jù)的處理分析可知，校驗(yàn)儀對(duì)電子式互感器的校驗(yàn)精度滿足0.5％的比差誤差和20’的相位差。本課題的研究為電子式互感器校驗(yàn)儀的研制工作提供了理論和實(shí)踐依據(jù)。
標(biāo)簽： FPGA 電子式互感器 校驗(yàn)儀
上傳時(shí)間： 2013-04-24
上傳用戶：569342831
本項(xiàng)目完成的是基于中國“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”國家標(biāo)準(zhǔn)的發(fā)射端系統(tǒng)FPGA設(shè)計(jì)與實(shí)現(xiàn)。在本設(shè)計(jì)中，系統(tǒng)采用了Stratix系列的EP1S80F1020C5 FPGA為基礎(chǔ)構(gòu)建的主硬件處理平臺(tái)。對(duì)于發(fā)射端系統(tǒng)，數(shù)據(jù)處理部分的擾碼器(隨機(jī)化)、前向糾錯(cuò)編碼(FEC)、符號(hào)星座映射、符號(hào)交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理(OFDM調(diào)制)、同步PN頭插入、以及信號(hào)成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設(shè)計(jì)實(shí)現(xiàn)的。其中關(guān)鍵技術(shù)：TDS-OFDM技術(shù)及其和絕對(duì)時(shí)間同步的復(fù)幀結(jié)構(gòu)、信號(hào)幀的頭和幀體保護(hù)技術(shù)、低密度校驗(yàn)糾錯(cuò)碼(LDPC)等，體現(xiàn)了國標(biāo)的自主創(chuàng)新特點(diǎn)，為數(shù)字電視領(lǐng)域首次采用。其硬件實(shí)現(xiàn)，亦尚未有具體產(chǎn)品參考。 本文首先介紹了當(dāng)今國內(nèi)外數(shù)字電視的發(fā)展現(xiàn)狀，中國數(shù)字電視地面廣播傳輸國家標(biāo)準(zhǔn)的頒布背景。并對(duì)國標(biāo)系統(tǒng)技術(shù)原理框架，發(fā)端系統(tǒng)的整體結(jié)構(gòu)以及FPGA設(shè)計(jì)的相關(guān)知識(shí)進(jìn)行了簡要介紹。在此基礎(chǔ)上，第三章重點(diǎn)、詳細(xì)地介紹了基于FPGA實(shí)現(xiàn)的發(fā)射端系統(tǒng)各主要功能模塊的具體結(jié)構(gòu)設(shè)計(jì)，論述了系統(tǒng)中各功能模塊的FPGA設(shè)計(jì)和實(shí)現(xiàn)，包括設(shè)計(jì)方案、算法和結(jié)構(gòu)的選取、FPGA實(shí)現(xiàn)、仿真分析等。第四章介紹了對(duì)整個(gè)系統(tǒng)的級(jí)連調(diào)試過程中，對(duì)系統(tǒng)結(jié)構(gòu)進(jìn)行的優(yōu)化調(diào)整，并對(duì)級(jí)連后的整個(gè)系統(tǒng)的性能進(jìn)行了仿真、分析和驗(yàn)證。作者在項(xiàng)目中完成的工作主要有： 1.閱讀相關(guān)資料，了解并分析國標(biāo)系統(tǒng)的技術(shù)結(jié)構(gòu)和原理，分解其功能模塊。 2.制定了基于國標(biāo)的發(fā)端系統(tǒng)FPGA實(shí)現(xiàn)的框架及各模塊的接口定義。 3.調(diào)整和改進(jìn)了3780點(diǎn)IFFT OFDM調(diào)制模塊及滾降濾波器模塊的FPGA設(shè)計(jì)并驗(yàn)證。 4.完成了擾碼器、前向糾錯(cuò)編碼、符號(hào)星座映射、符號(hào)交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理、同步PN頭插入、以及信號(hào)成形4倍插值滾降濾波器等功能模塊的FPGA設(shè)計(jì)和驗(yàn)證。 5.在系統(tǒng)級(jí)連調(diào)試中，利用各模塊數(shù)據(jù)結(jié)構(gòu)特點(diǎn)，優(yōu)化系統(tǒng)模塊結(jié)構(gòu)。 6.完成了整個(gè)發(fā)射端系統(tǒng)FPGA部分的調(diào)試、分析和驗(yàn)證。
上傳時(shí)間： 2013-04-24
上傳用戶：zzbbqq99n
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對(duì)高沉浸感的虛擬現(xiàn)實(shí)場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時(shí)在屏幕上投影出多幅高清晰的圖像，再把這些單獨(dú)的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計(jì)為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時(shí)候就會(huì)發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。 一個(gè)大場景可視化系統(tǒng)由投影機(jī)、投影屏幕、圖像融合機(jī)等主要模塊組成。在虛擬現(xiàn)實(shí)應(yīng)用系統(tǒng)中，要實(shí)現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運(yùn)用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實(shí)現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機(jī)，它實(shí)時(shí)采集圖形服務(wù)器，或者PC的圖像信號(hào)，通過圖像處理模塊對(duì)圖像信息進(jìn)行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運(yùn)算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計(jì)的核心部分在于系統(tǒng)的控制以及數(shù)字信號(hào)的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計(jì)了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計(jì)了一個(gè)ARM處理器模塊，用于上電時(shí)對(duì)系統(tǒng)在圖像變化處理時(shí)所需參數(shù)進(jìn)行傳遞，并能實(shí)時(shí)從上位機(jī)更新參數(shù)。該設(shè)計(jì)在提高了系統(tǒng)性能的同時(shí)也便于系統(tǒng)擴(kuò)展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計(jì)方案及模塊劃分，然后圍繞FPGA的設(shè)計(jì)介紹了SDRAM控制器的設(shè)計(jì)方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：ynsnjs
軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實(shí)現(xiàn)與現(xiàn)有和未來多種電臺(tái)的兼容，能最大限度的滿足了互聯(lián)互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術(shù)以其固有的全概率接收、降采樣速率以及其大幅提高運(yùn)算速率的能力越來越受到重視。本文主要研究了基于現(xiàn)場可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術(shù)設(shè)計(jì)與實(shí)現(xiàn)。 首先介紹了軟件無線電的基本概念以及其發(fā)展?fàn)顩r，深入討論了軟件無線電的基本理論，主要介紹了設(shè)計(jì)中所用到的帶通采樣技術(shù)、信號(hào)的抽取技術(shù)與多相濾波技術(shù)。 然后簡要介紹了信道化中頻接收機(jī)的射頻(Radio Frequency，RF)前端接收技術(shù)，設(shè)置寬中頻超外差接收機(jī)射頻前端的設(shè)計(jì)指標(biāo)，給出了改進(jìn)的實(shí)信號(hào)濾波器組低通型實(shí)現(xiàn)結(jié)構(gòu)，并依此推導(dǎo)和建立了實(shí)信號(hào)多相濾波器組信道化中頻接收機(jī)的數(shù)學(xué)模型。 最后基于EP1S80開發(fā)平臺(tái)實(shí)現(xiàn)了實(shí)信號(hào)多相濾波器組信道化的中頻接收機(jī)。給出了多相濾波器、抽取運(yùn)算、FFT運(yùn)算、信道劃分以及復(fù)乘運(yùn)算的設(shè)計(jì)方案。仿真結(jié)果表明，該接收機(jī)能夠?qū)崿F(xiàn)對(duì)中頻信號(hào)的正確接收，驗(yàn)證了系統(tǒng)設(shè)計(jì)的可行性。
上傳時(shí)間： 2013-05-24
上傳用戶：wyaqy
隨著信息技術(shù)的發(fā)展，數(shù)字信號(hào)的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應(yīng)用，這些應(yīng)用中對(duì)數(shù)字信號(hào)的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號(hào)傳輸效率低，嚴(yán)重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計(jì)算機(jī)局部總線。但是，由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點(diǎn)，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實(shí)現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個(gè)雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個(gè)邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達(dá)到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個(gè)功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計(jì)了內(nèi)部控制邏輯，并進(jìn)行了相關(guān)的時(shí)序仿真和邏輯驗(yàn)證，硬件需要軟件的配合才能實(shí)現(xiàn)其功能，因此設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)是一個(gè)重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動(dòng)模式的組成、開發(fā)設(shè)備驅(qū)動(dòng)程序的工具以及開發(fā)系統(tǒng)實(shí)際硬件的設(shè)備驅(qū)動(dòng)程序時(shí)的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對(duì)PCI數(shù)據(jù)采集卡進(jìn)行了整體方案的設(shè)計(jì)。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實(shí)現(xiàn)。
上傳時(shí)間： 2013-07-24
上傳用戶：ca05991270
multisim10漢化與注冊(cè)機(jī)方便初學(xué)者進(jìn)行電路仿真，希望大家喜歡
上傳時(shí)間： 2013-06-05
上傳用戶：plsee
目前電力系統(tǒng)正朝著設(shè)備數(shù)字化和網(wǎng)絡(luò)互聯(lián)化的方向發(fā)展，電力系統(tǒng)的行為也將會(huì)越來越復(fù)雜。作為電網(wǎng)故障分析必不可少的故障錄波器，電網(wǎng)的日趨復(fù)雜化對(duì)其性能提出了更高的要求。FPGA技術(shù)和嵌入式系統(tǒng)的發(fā)展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術(shù)的高性能分布式輸電線路故障錄波器的實(shí)現(xiàn)方案，簡要分析了其軟硬件結(jié)構(gòu)和功能；接著針對(duì)故障錄波裝置中數(shù)據(jù)采集的高精度、高速度問題，提出了基于FPGA和AD7656的數(shù)據(jù)采集單元的設(shè)計(jì)方案；針對(duì)大容量故障數(shù)據(jù)的存儲(chǔ)問題，設(shè)計(jì)了在內(nèi)嵌PowerPC微處理器的FPGA上實(shí)現(xiàn)SDRAM控制器的方案，并運(yùn)用modelsim6.0仿真工具對(duì)設(shè)計(jì)的SDRAM控制器進(jìn)行了仿真；研究了在內(nèi)嵌PowerPC微處理器上構(gòu)建嵌入式系統(tǒng)的問題；最后討論了行波測距算法在輸電線路故障錄波器中應(yīng)用的相關(guān)問題。
上傳時(shí)間： 2013-07-17
上傳用戶：asddsd
軟件無線電作為一種新的無線通信概念和體制，近年來隨著3G標(biāo)準(zhǔn)的提出，日益受到國內(nèi)外相關(guān)通信廠商的重視。尤其是基于軟件無線電和智能天線技術(shù)的TD-SCDMA作為通信史上第一個(gè)“中國標(biāo)準(zhǔn)”，有望扭轉(zhuǎn)多年來我國移動(dòng)通信制造業(yè)的被動(dòng)局面，是實(shí)現(xiàn)信息產(chǎn)業(yè)騰飛的一個(gè)絕好機(jī)會(huì)。軟件無線電使得通信體制具有很好的通用性、靈活性和可配置性，并使系統(tǒng)互聯(lián)和升級(jí)變得容易。本文以軟件無線電中的FIR濾波器為線索，貫穿了信號(hào)重構(gòu)、多抽樣率信號(hào)處理、積分梳狀濾波器等理論分析，重點(diǎn)闡釋了FIR濾波器的設(shè)計(jì)方法及濾波器的FPGA實(shí)現(xiàn)等技術(shù)問題。 本文首先針對(duì)軟件無線電中的多抽樣率信號(hào)處理理論進(jìn)行了討論和分析。討論了軟件無線電中如何實(shí)現(xiàn)整數(shù)倍抽取、整數(shù)倍內(nèi)插、分?jǐn)?shù)倍抽樣率變換，并分析了網(wǎng)絡(luò)結(jié)構(gòu)的等效變換、多相濾波及積分梳狀濾波器的設(shè)計(jì)理論。 緊接著重點(diǎn)闡述了軟件無線電中FIR濾波器的設(shè)計(jì)理論，包括窗函數(shù)法、頻率抽樣法及等紋波法。分析了各種設(shè)計(jì)方法所能達(dá)到的性能指標(biāo)及優(yōu)缺點(diǎn)，并結(jié)合工程實(shí)例給出了相關(guān)的Matlab程序。并對(duì)FIR濾波器結(jié)構(gòu)的選擇及系數(shù)字長的確定等問題進(jìn)行了分析。此外，也介紹了在Matlab進(jìn)行輔助設(shè)計(jì)時(shí)一些常用函數(shù)和命令的用法。 本文選用FPGA來實(shí)現(xiàn)中頻軟件無線電，F(xiàn)PGA與參數(shù)化ASIC、DSP比較有很多優(yōu)勢(shì)，它不但在功耗、體積、成本方面優(yōu)于參數(shù)化ASIC、DSP，而且處理效率高、現(xiàn)場可編程性能良好。不同于DSP的單流處理方式，F(xiàn)PGA是多流并行處理，這種處理方式使FPGA能完成DSP難以實(shí)現(xiàn)的許多功能。在簡單介紹了FPGA的一般原理，以及FPGA設(shè)計(jì)中的關(guān)鍵技術(shù)和在信號(hào)處理中的設(shè)計(jì)原則以后，重點(diǎn)介紹了FIR濾波器的FPGA實(shí)現(xiàn)方法。提出了分布式算法、加法器網(wǎng)絡(luò)法以及分段FIFO等實(shí)現(xiàn)方法。最后，提出了一種QuartusII與MATLAB聯(lián)合仿真的方法。此方法能夠直觀的檢驗(yàn)濾波器的濾波效果，提高設(shè)計(jì)效率。并結(jié)合工程實(shí)例詳盡的介紹了FIR濾波器的設(shè)計(jì)開發(fā)流程。
上傳時(shí)間： 2013-04-24
上傳用戶：gengxiaochao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
