微型計算機課程設計論文—通用微機發聲程序的匯編設計 本文講述了在微型計算機中利用可編程時間間隔定時器的通用發聲程序設計，重點講述了程序的發聲原理，節拍的產生，按節拍改變的動畫程序原理，并以設計一個簡單的樂曲評分程序為引子，分析程序設計的細節。關鍵字：微機 8253 通用發聲程序 動畫技術 直接寫屏 1. 可編程時間間隔定時器8253在通用個人計算機中，有一個可編程時間間隔定時器8253，它能夠根據程序提供的計數值和工作方式,產生各種形狀和各種頻率的計數/定時脈沖,提供給系統各個部件使用。本設計是利用計算機控制發聲的原理,編寫演奏樂曲的程序。 在8253/54定時器內部有3個獨立工作的計數器:計數器0,計數器1和計數器2,每個計數器都分配有一個斷口地址,分別為40H,41H和42H.8253/54內部還有一個公用的控制寄存器,端地址為43H.端口地址輸入到8253/54的CS,AL,A0端,分別對3個計數器和控制器尋址. 對8353/54編程時,先要設定控制字,以選擇計數器,確定工作方式和計數值的格式.每計數器由三個引腳與外部聯系,見教材第320頁圖9-1.CLK為時鐘輸入端,GATE為門控信號輸入端,OUT為計數/定時信號輸入端.每個計數器中包含一個16位計數寄存器,這個計數器時以倒計數的方式計數的,也就是說,從計數初值逐次減1,直到減為0為止. 8253/54的三個計數器是分別編程的,在對任一個計數器編程時,必須首先講控制字節寫入控制寄存器.控制字的作用是告訴8253/54選擇哪個計數器工作,要求輸出什么樣的脈沖波形.另外,對8253/54的初始化工作還包括,向選定的計數器輸入一個計數初值,因為這個計數值可以是8為的,也可以是16為的,而8253/5的數據總線是8位的,所以要用兩條輸出指令來寫入初值.下面給出8253/54初始化程序段的一個例子,將計數器2設定為方式3,(關于計數器的工作方式參閱教材第325—330頁)計數初值為65536. MOV AL,10110110B ;選擇計數器2,按方式3工作,計數值是二進制格式 OUT 43H,AL ; j將控制字送入控制寄存器 MOV AL,0 ;計數初值為0 OUT 42H,AL ;將計數初值的低字節送入計數器2 OUT 42H,AL ;將計數初值的高字節送入計數器2 在IBM PC中8253/54的三個時鐘端CLK0,CLK1和CLK2的輸入頻率都是1.1931817MHZ. PC機上的大多數I/O都是由主板上的8255(或8255A)可編程序外圍接口芯片(PPI)管理的.關于8255A的結構和工作原理及應用舉例參閱教材第340—373頁.教材第364頁的”PC/XT機中的揚聲器接口電路”一節介紹了揚聲器的驅動原理,并給出了通用發聲程序.本設計正是基于這個原理,通過編程,控制加到揚聲器上的信號的頻率,奏出樂曲的.2．發聲程序的設計下面是能產生頻率為f的通用發聲程序:MOV AL, 10110110B ;8253控制字:通道2,先寫低字節,后寫高字節 ;方式3,二進制計數OUT 43H, AL ;寫入控制字MOV DX, 0012H ;被除數高位MOV AX, 35DEH ;被除數低位 DIV ID ;求計數初值n,結果在AX中OUT 42H, AL ;送出低8位MOV AL, AHOUT 42H,AL ;送出高8位IN AL, 61H ;讀入8255A端口B的內容MOV AH, AL ;保護B口的原狀態OR AL, 03H ;使B口后兩位置1,其余位保留OUT 61H,AL ;接通揚聲器,使它發聲
上傳時間： 2013-10-17
上傳用戶：sunjet
=== === =時鐘20:6=== === === == 應先初始化狀態寄存器 tx1714 EQU 7FFH PA EQU 05H PB EQU 06H PC EQU 07H PD EQU 20H IAR EQU 00H 間接尋址寄存器 TMR0 EQU 01H 定時器 STATUS EQU 03H 狀態寄存器 BSR EQU 04H bank選擇寄存器 PORTA EQU 05H I/0端口寄存器 PORTB EQU 06H I/0端口寄存器 PORTC EQU 07H I/0端口寄存器 PORTD EQU 20H I/0端口寄存器 PULL EQU 21H PULL-High上拉寄存器 WAKEUP EQU 22H 喚醒控制寄存器－－被用來設定watchdog允許和禁止 IRQM EQU 23H 中斷屏蔽寄存器 IRQF EQU 24H 中斷標志寄存器 WDTSEL EQU 25H
上傳時間： 2013-12-13
上傳用戶：chfanjiang
本章重點是如何在Wi n d o w s套接字應用程序中對I / O（輸入／輸出）操作進行管理。 Wi n s o c k分別提供了“套接字模式”和“套接字I / O模型”，可對一個套接字上的I / O行為加以 控制
上傳時間： 2013-12-14
上傳用戶：Shaikh
symbian平臺上如何在屏幕上快速的顯示圖片，在symbian平臺上做播放器時有很大的參考價值
上傳時間： 2014-01-20
上傳用戶：lifangyuan12
文章使用最新的器件CP2101 橋接器作為核心,加上UART 和RS485 的轉換芯片MAX1483 和一些附加電路IC 實現了USB 和RS485 轉換器的硬件電路,介紹了作為USB 和UART 橋接器的新器件CP2101 的功能和用法,設計了在微 機平臺上與轉換器進行通訊的軟件.
上傳時間： 2016-05-21
上傳用戶：banyou
交換式電源轉換器(Switching Power Supply)為目前電子產品中，非常廣 泛使用的電源裝置，在日常生活中隨處可見 ，它主要的功能是調節電壓準 位，亦可說 是直流 的變壓器。與傳統線性式電源轉換器比較，體積小、重 量 輕、效率 高以及有較大的輸入電壓範圍是交換式電源轉換器的優點。 交換式電源轉換器廣泛被應用在電源供應器以及新一代電腦內。因 此，如何控制交換式電源轉換器使其在輸入電壓與輸出負載變動的情況 下，能夠自動調節輸出電壓為所預設的位準，實為一項重要的研究。
上傳時間： 2014-09-08
上傳用戶：com1com2
華為開關電源電感器設計 正激式開關電源變壓器設計步驟
上傳時間： 2021-12-03
上傳用戶：fliang
rt-thread的定時器的基本工作原理在RT-Thread定時器模塊維護兩個重要的全局變量，一個是當前系統的時間rt_tick（當硬件定時器中斷來臨時，它將加1），另一個是定時器鏈表rt_timer_list，系統中新創建的定時期都會被以排序的方式插入到rt_timer_list（硬件定時器模式下使用）鏈表中，rt_timer_list的每個節點保留了一個定時器的信息，并且在這個節點加入鏈表時就計算好了產生時間到達時的時間點，即tick，在rt-thread系統中如果采用軟件定時器模式，則存在一定時器線程rt_thread_timer_entry，不斷獲取當前TICK值并與定時器鏈表rt_timer_list上的定時器對比判斷是否時間已到，一旦發現就調用對應的回調函數，即事件處理函數進行處理，而如果采用硬件定時器管理模式的話，則該檢查過程放到系統時鐘中斷例程中進行處理，此時，是不存在定時器線程的。如下圖：注：如果采用軟件定時器軟件定時器，則該定時器鏈表為rt soft_timer_list。
上傳時間： 2022-06-25
上傳用戶：jason_vip1
固態硬盤是一種以FLASH為存儲介質的新型硬盤。由于它不像傳統硬盤一樣以高速旋轉的磁盤為存儲介質，不需要浪費大量的尋道時間，因此它有著傳統硬盤不可比擬的順序和隨機存儲速度。同時由于固態硬盤不存在機械存儲結構，因此還具有高抗震性、無工作噪音、可適應惡劣工作環境等優點。隨著計算機技術的高速發展，固態硬盤技術已經成為未來存儲介質技術發展的必然趨勢。 本文以設計固態硬盤控制芯片IDE接口部分為項目背景，通過可編程邏輯器件FPGA，基于ATA協議并使用硬件編程語言verilog，設計了一個位于設備端的IDE控制器。該IDE控制器的主要作用在于解析主機所發送的IDE指令并控制硬盤設備進行相應的狀態遷移和指令操作，從而完成硬盤設備端與主機端之間基本的狀態通信以及數據通信。論文主要完成了幾個方面的內容。第一：論文從固態硬盤的基本結構出發，分析了固態硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協議主要傳輸模式所必須遵循的時序要求，并概括了IDE控制器設計的要點和難點；第二：論文設計了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗模塊六大子功能模塊，并分析了各個子功能模塊的基本工作原理和具體功能設計；第三：論文以設計狀態機流程和主要控制信號的方式實現了各個具體子功能模塊并列舉了部分關鍵代碼，同時給出了主要子功能模塊的時序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實現，并通過SAS邏輯分析儀和QuartusⅡ對IDE控制器進行了功能測試和分析，驗證了本論文設計的正確性。
上傳時間： 2013-07-31
上傳用戶：liangrb
偏振模色散(PMD)是限制光通信系統向高速率和大容量擴展的主要障礙，尤其是160Gb/s光傳輸系統中，由PMD引起的脈沖畸變現象更加嚴重。為了克服PMD帶來的危害，國內外已經開始了對PMD補償的研究。但是目前的補償系統復雜、成本高且補償效果不理想，因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法，可以實現低成本的PMD補償。 在實驗中將擾偏器連入光時分復用系統，通過觀察其工作前后的脈沖波形，發現擾偏器的應用改善了系統的性能。隨著系統速率的提高，對擾偏器速率的要求也隨之提高，目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統要求。通過對偏振擾偏器原理的分析，決定采用高速控制電路驅動偏振控制器的方法來實現高速擾偏器的設計。擾偏器采用鈮酸鋰偏振控制器，其響應時間小于100ns，是目前偏振控制器能夠達到的最高速率，但是將其用于160Gb/s高速光通信系統擾偏時，這個速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產生隨機數據，FPGA芯片具有豐富的I/O引腳，工作頻率高，可以實現大量數據的快速并行輸出。這樣的方案可以充分發揮DSP和FPGA各自的優勢。另外對數模轉換芯片也要求響應速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設計。在QuartusⅡ集成環境中進行FPGA的開發，使用VHDL語言和原理圖輸入法進行電路設計。 本文設計的偏振擾偏器在高速控制電路的驅動下，可以實現大量的數據處理，采用多段鈮酸鋰晶體并行工作的方法，可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率，適合應用于160Gb/s光通信系統中進行PMD補償。
上傳時間： 2013-04-24
上傳用戶：suxuan110425
