可重構(gòu)計(jì)算技術(shù)兼具通用處理器(General-Purpose Processor，GPP)和專(zhuān)用集成電路(Application Specific Integr—ated Circuits，ASIC)的特點(diǎn)，既可以提供硬件高速的特性，又具有軟件可以重新配置的特性。而動(dòng)態(tài)部分可重構(gòu)技術(shù)是可重構(gòu)計(jì)算技術(shù)的最新進(jìn)展之一。該技術(shù)的要點(diǎn)就是在系統(tǒng)正常工作的情況下，修改部分模塊的功能，而系統(tǒng)其它模塊能夠照常運(yùn)行，這樣既節(jié)約硬件資源，又增強(qiáng)了系統(tǒng)靈活性。 可重構(gòu)SoC既可以在處理器上進(jìn)行編程又可以改變FPGA內(nèi)部的硬件結(jié)構(gòu)，這使得SoC系統(tǒng)既具有處理器善于控制和運(yùn)算的特點(diǎn)，又具FPGA靈活的重構(gòu)特點(diǎn)；由于處理器和FPGA硬件是在同一塊硅片上，使得它們之間的通信寬帶大大提高，這種平臺(tái)很適合于容錯(cuò)算法的實(shí)現(xiàn)。 本文基于863計(jì)劃項(xiàng)目；動(dòng)態(tài)重構(gòu)計(jì)算機(jī)的可信實(shí)現(xiàn)關(guān)鍵技術(shù)，重點(diǎn)研究應(yīng)用于惡劣環(huán)境中FPGA自我容錯(cuò)的體系結(jié)構(gòu)，提出了一套完整的SoC系統(tǒng)的容錯(cuò)設(shè)計(jì)方案，并研究其實(shí)現(xiàn)技術(shù)，設(shè)計(jì)實(shí)現(xiàn)了實(shí)現(xiàn)該技術(shù)的硬件平臺(tái)和軟件算法，并驗(yàn)證成功。 論文取得了如下的創(chuàng)新性研究成果： 1、設(shè)計(jì)了實(shí)現(xiàn)動(dòng)態(tài)重構(gòu)技術(shù)的硬件平臺(tái)，包括高性能的FPGA(內(nèi)含入式處理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模塊。 2、說(shuō)明了動(dòng)態(tài)重構(gòu)技術(shù)的設(shè)計(jì)規(guī)范和設(shè)計(jì)流程，實(shí)現(xiàn)動(dòng)態(tài)重構(gòu)技術(shù)。 3、提出了一種基于動(dòng)態(tài)重構(gòu)實(shí)現(xiàn)容錯(cuò)的方法，不需要外部處理器干預(yù)，由嵌入式處理器負(fù)責(zé)管理整個(gè)過(guò)程。 4、設(shè)計(jì)并實(shí)現(xiàn)了嵌入式處理器運(yùn)行時(shí)需要的軟件，主要有兩個(gè)功能，首先是從CF卡中讀入重構(gòu)所需的配置文件，并將配置文件寫(xiě)進(jìn)FPGA內(nèi)部的配置存儲(chǔ)器中，改變FPGA內(nèi)部的功能。其次，是實(shí)現(xiàn)容錯(cuò)技術(shù)的算法。
標(biāo)簽： FPGA 動(dòng)態(tài) 容錯(cuò)技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：edrtbme
無(wú)線局域網(wǎng)(WLAN)是未來(lái)移動(dòng)通信系統(tǒng)的重要組成部分。由于擺脫了有線連接的束縛，無(wú)線局域網(wǎng)具有移動(dòng)性好、成本低以及網(wǎng)絡(luò)傳輸故障少等諸多優(yōu)點(diǎn)，得到了越來(lái)越廣泛的發(fā)展與應(yīng)用。正交頻分復(fù)用(OFDM)技術(shù)具有抗多徑衰落，頻譜利用率高等優(yōu)點(diǎn)，特別適合于無(wú)線環(huán)境下的高速數(shù)據(jù)傳輸，是高速無(wú)線局域網(wǎng)的首選技術(shù)之一。從IEEE802.11a，IEEE802.11g到IEEE802.1n都是以O(shè)FDM為基礎(chǔ)。隨著OFDM技術(shù)的普及以及下一代通信技術(shù)對(duì)OFDM的青睞，研究與實(shí)現(xiàn)應(yīng)用于無(wú)線局域網(wǎng)的OFDM關(guān)鍵技術(shù)具有一定的意義。 本文首先介紹了WLAN的基本概念及相關(guān)協(xié)議標(biāo)準(zhǔn)和OFDM系統(tǒng)的工作原理，并描述了基于IEEE802，11a和IEEE802.11n標(biāo)準(zhǔn)的OFDM系統(tǒng)的數(shù)據(jù)幀結(jié)構(gòu)以及系統(tǒng)參數(shù)。文中對(duì)OFDM傳輸系統(tǒng)的關(guān)鍵算法進(jìn)行了詳細(xì)的研究。然后以Xilinx公司的ISE10.1為軟件平臺(tái)，利用VHDL描述的方式，并以FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)芯片SPARTAN-3E為硬件平臺(tái)，研究實(shí)現(xiàn)了適用于IEEE802.11a和IEEE802.11n的64點(diǎn)16bits復(fù)數(shù)塊浮點(diǎn)結(jié)構(gòu)的FFT模塊，(2，1，7)卷積編碼和維特比譯碼模塊，以及分組檢測(cè)和符號(hào)定時(shí)模塊，并進(jìn)行了仿真、綜合、下載驗(yàn)證等工作。
標(biāo)簽： OFDM FPGA 無(wú)線局域網(wǎng)
上傳時(shí)間： 2013-06-25
上傳用戶(hù)：cee16
測(cè)量技巧萬(wàn)用表實(shí)用測(cè)量技法與故障檢修電子技能基礎(chǔ)
上傳時(shí)間： 2013-05-18
上傳用戶(hù)：wsf950131
對(duì)弓網(wǎng)故障的檢測(cè)是當(dāng)今列車(chē)檢測(cè)的一項(xiàng)重要任務(wù)。原始故障視頻圖像具有極大的數(shù)據(jù)量，使實(shí)時(shí)存儲(chǔ)和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當(dāng)大，需要采用先進(jìn)的視頻編解碼協(xié)議進(jìn)行處理，進(jìn)而實(shí)現(xiàn)檢測(cè)現(xiàn)場(chǎng)的實(shí)時(shí)監(jiān)控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網(wǎng)絡(luò)親和性，而被廣泛研究與應(yīng)用。H．264/AVC采用了先進(jìn)的算法，主要有整數(shù)變換、1/4像素精度插值、多模式幀間預(yù)測(cè)、抗塊效應(yīng)濾波器和熵編碼等。 @@ 本文使用硬件描述語(yǔ)言Verilog，以紅色颶風(fēng) II開(kāi)發(fā)板作為硬件平臺(tái)，在開(kāi)發(fā)工具QUARTUSII 6．0和MODELSIM_SE 6．1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實(shí)現(xiàn)視頻圖像采集、存儲(chǔ)、顯示以及實(shí)現(xiàn)H．264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設(shè)計(jì)靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統(tǒng)設(shè)計(jì)的首選，尤其是與Verilog和VHDL等語(yǔ)言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 @@ 本文首先分析了FPGA的特點(diǎn)、設(shè)計(jì)流程、verilog語(yǔ)言等，然后對(duì)靜態(tài)圖像及視頻圖像的編解碼進(jìn)行詳細(xì)的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺(tái)，運(yùn)用H．264/AVC算法對(duì)視頻序列進(jìn)行大量的實(shí)驗(yàn)，對(duì)不同分辨率、量化步長(zhǎng)、視頻序列進(jìn)行編解碼以及對(duì)結(jié)果進(jìn)行分析。接著以紅色颶風(fēng)II開(kāi)發(fā)板為平臺(tái)，進(jìn)行視頻圖像的采集存儲(chǔ)、顯示分析，其中詳細(xì)分析了SAA7113的配置、CCD信號(hào)的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT．601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì)；最后運(yùn)用verilog語(yǔ)言實(shí)現(xiàn)H．264/AVC部分算法，并進(jìn)行功能仿真，得到預(yù)計(jì)的效果。 @@ 本文實(shí)現(xiàn)了整個(gè)視頻信號(hào)的采集存儲(chǔ)、顯示流程，詳細(xì)研究了H．264/AVC算法，并運(yùn)用硬件語(yǔ)言實(shí)現(xiàn)了部分算法，對(duì)視頻編解碼芯片的設(shè)計(jì)具有一定的參考價(jià)值。 @@關(guān)鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：啦啦啦啦啦啦啦
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問(wèn)題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問(wèn)題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問(wèn)題。因此，利用FPGA開(kāi)發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場(chǎng)合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開(kāi)發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性?xún)r(jià)比的關(guān)鍵?？刂葡到y(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類(lèi)型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過(guò)程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類(lèi)型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語(yǔ)言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無(wú)超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時(shí)間： 2013-06-13
上傳用戶(hù)：15071087253
FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件，F(xiàn)PGA的出現(xiàn)使得ASIC(Application Specific Integrated Circuits)產(chǎn)品的上市周期大大縮短，并且節(jié)省了大量的開(kāi)發(fā)成本。目前FPGA的功能越來(lái)越強(qiáng)大，滿足了目前集成電路發(fā)展的新需求，但是其結(jié)構(gòu)同益復(fù)雜，規(guī)模也越來(lái)越大，內(nèi)部資源的種類(lèi)也R益豐富，但同時(shí)也給測(cè)試帶來(lái)了困難，F(xiàn)PGA的發(fā)展對(duì)測(cè)試的要求越來(lái)越高，對(duì)FPGA測(cè)試的研究也就顯得異常重要。 本文的主要工作是提出一種開(kāi)關(guān)盒布線資源的可測(cè)性設(shè)計(jì)，通過(guò)在FPGA內(nèi)部加入一條移位寄存器鏈對(duì)開(kāi)關(guān)盒進(jìn)行配置編程，使得開(kāi)關(guān)盒布線資源測(cè)試時(shí)間和測(cè)試成本減少了99％以上，而且所增加的芯片面積僅僅在5％左右，增加的邏輯資源對(duì)FPGA芯片的使用不會(huì)造成任何影響，這種方案采用了小規(guī)模電路進(jìn)行了驗(yàn)證，取得了很好的結(jié)果，是一種可行的測(cè)試方案。 本文的另一工作是采用一種FPGA邏輯資源的測(cè)試算法對(duì)自主研發(fā)的FPGA芯片F(xiàn)DP250K的邏輯資源進(jìn)行了嚴(yán)格、充分的測(cè)試，從FPGA最小的邏輯單元LC開(kāi)始，首先得到一個(gè)LC的測(cè)試配置，再結(jié)合SLICE內(nèi)部?jī)蓚€(gè)LC的連接關(guān)系得到一個(gè)SLICE邏輯單元的4種測(cè)試配置，并且采用陣列化的測(cè)試方案，同時(shí)測(cè)試芯片內(nèi)部所有的邏輯單元，使得FPGA內(nèi)部的邏輯資源得完全充分的測(cè)試，測(cè)試的故障覆蓋率可達(dá)100％，測(cè)試配置由配套編程工具產(chǎn)生，測(cè)試取得了完滿的結(jié)果。
上傳時(shí)間： 2013-06-11
上傳用戶(hù)：唐僧他不信佛
為了讓公司新進(jìn)人員及經(jīng)銷(xiāo)商伙伴們對(duì)交換式電源供應(yīng)器有基本的了解，明緯特別出版了 這本『交換式電源供應(yīng)器技術(shù)手冊(cè)』。這是我們編輯小組以明緯 22 年來(lái)從事設(shè)計(jì)、生產(chǎn)、 銷(xiāo)售交換式電源供應(yīng)器的經(jīng)驗(yàn)為基礎(chǔ)，結(jié)合教科書(shū)及安規(guī)文件而編輯出之成果。 此手冊(cè)包含電源供應(yīng)器簡(jiǎn)介、規(guī)格解釋、安規(guī)、EMC 及 CE 簡(jiǎn)介、信賴(lài)度、電源供應(yīng)器使 用注意事項(xiàng)、常見(jiàn)技術(shù)問(wèn)題 Q&A、及簡(jiǎn)易故障排除等主題。內(nèi)容著重于事實(shí)的描述而非理 論的推導(dǎo)，非常適合無(wú)電源供應(yīng)器技術(shù)背景的從業(yè)人員研讀，讀者必可在短時(shí)間內(nèi)對(duì)交換 式電源供應(yīng)器及相關(guān)規(guī)格、應(yīng)用、安規(guī)有概略性的認(rèn)識(shí)。 本手冊(cè)緣起于 1996 年 2 月發(fā)行之『交換式電源供應(yīng)器使用手冊(cè)』，歷經(jīng)多次修訂再版。而 本版主要加強(qiáng)了圖、表的輔助說(shuō)明，讓非技術(shù)背景的讀者更容易接納此手冊(cè)的內(nèi)容。另外 針對(duì)安規(guī)及 EMC 的部分也參考最新規(guī)范予以修訂，整理出更完整的內(nèi)容以利讀者的了解。 最后感謝編輯小組各成員不吝分享自己在技術(shù)、研發(fā)、工程、品保、維修、安規(guī)及 EMC 等 領(lǐng)域的經(jīng)驗(yàn)，然編輯小組組員均系工程背景人員，在文章撰寫(xiě)上均并非專(zhuān)業(yè)，期望讀者多 予包涵并能不吝指教提供您寶貴的意見(jiàn)，讓本手冊(cè)下一版的內(nèi)容更加完整、更有價(jià)值。 明緯企業(yè)股份有限公
標(biāo)簽： 明緯 開(kāi)關(guān)電源 技術(shù)資料
上傳時(shí)間： 2013-07-11
上傳用戶(hù)：kksuyiwen
目前電力系統(tǒng)正朝著設(shè)備數(shù)字化和網(wǎng)絡(luò)互聯(lián)化的方向發(fā)展，電力系統(tǒng)的行為也將會(huì)越來(lái)越復(fù)雜。作為電網(wǎng)故障分析必不可少的故障錄波器，電網(wǎng)的日趨復(fù)雜化對(duì)其性能提出了更高的要求。FPGA技術(shù)和嵌入式系統(tǒng)的發(fā)展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術(shù)的高性能分布式輸電線路故障錄波器的實(shí)現(xiàn)方案，簡(jiǎn)要分析了其軟硬件結(jié)構(gòu)和功能；接著針對(duì)故障錄波裝置中數(shù)據(jù)采集的高精度、高速度問(wèn)題，提出了基于FPGA和AD7656的數(shù)據(jù)采集單元的設(shè)計(jì)方案；針對(duì)大容量故障數(shù)據(jù)的存儲(chǔ)問(wèn)題，設(shè)計(jì)了在內(nèi)嵌PowerPC微處理器的FPGA上實(shí)現(xiàn)SDRAM控制器的方案，并運(yùn)用modelsim6.0仿真工具對(duì)設(shè)計(jì)的SDRAM控制器進(jìn)行了仿真；研究了在內(nèi)嵌PowerPC微處理器上構(gòu)建嵌入式系統(tǒng)的問(wèn)題；最后討論了行波測(cè)距算法在輸電線路故障錄波器中應(yīng)用的相關(guān)問(wèn)題。
上傳時(shí)間： 2013-07-17
上傳用戶(hù)：asddsd
隨著FPGA(FieldProgrammableGateArray)器件的應(yīng)用越來(lái)越廣泛且重要，F(xiàn)PGA的測(cè)試技術(shù)也得到了廣泛重視和研究?；贔PGA可編程的特性，應(yīng)用獨(dú)立的測(cè)試(工廠測(cè)試)需要設(shè)計(jì)數(shù)個(gè)測(cè)試編程和測(cè)試向量來(lái)完成FPGA的測(cè)試，確保芯片在任何用戶(hù)可能的編程下都可靠工作。 本論文正是針對(duì)上述問(wèn)題，以XilinxXC4000E系列FPGA為主要的研究對(duì)象，在詳細(xì)研究FPGA內(nèi)部結(jié)構(gòu)的基礎(chǔ)上，基于“分治法”的基本思路對(duì)FPGA的測(cè)試?yán)碚摵头椒ㄗ隽颂剿餍匝芯俊?研究完成了對(duì)可編程邏輯模塊(ConfigrableLogicBlock)及其子模塊的測(cè)試。主要基于“分治法”對(duì)CLB及其子模塊進(jìn)位邏輯(CLM)、查找表(LUT)的RAM工作模式等進(jìn)行了測(cè)試劃分，分別實(shí)現(xiàn)了以“一維陣列”為基礎(chǔ)的測(cè)試配置和測(cè)試向量，以較少了測(cè)試編程次數(shù)完成了所有CLB資源的測(cè)試。 研究完成了對(duì)互連資源(ConfigrableInterconnectResource)的測(cè)試?；谄胀〝?shù)據(jù)總線的測(cè)試方法，針對(duì)互連資源主要由線段和NMOS開(kāi)關(guān)管組成的特點(diǎn)及其自身的故障模型，通過(guò)手工連線實(shí)現(xiàn)測(cè)試配置，僅通過(guò)4次編程就實(shí)現(xiàn)了對(duì)其完全測(cè)試。 在測(cè)試?yán)碚撗芯康幕A(chǔ)上，我們開(kāi)發(fā)了能對(duì)FPGA器件進(jìn)行實(shí)際測(cè)試的測(cè)試平臺(tái)?；谟布抡嫫鞯臏y(cè)試平臺(tái)通過(guò)高速光纖連接工作站上的EDA仿真軟件，把軟件語(yǔ)言描述的測(cè)試波形通過(guò)硬件仿真器轉(zhuǎn)化為真實(shí)測(cè)試激勵(lì)，測(cè)試響應(yīng)再讀回到仿真軟件進(jìn)行觀察，能夠靈活、快速的完成FPGA器件的配置和測(cè)試。該平臺(tái)在國(guó)內(nèi)首次實(shí)現(xiàn)了軟硬件協(xié)同在線測(cè)試FPGA。在該平臺(tái)支持下，我們成功完成了對(duì)各軍、民用型號(hào)FPGA的測(cè)試任務(wù)。 本研究成果為國(guó)內(nèi)自主研發(fā)FPGA器件提供了有力保障，具有重大科研與實(shí)踐價(jià)值，成功解決了國(guó)外公司在FPGA測(cè)試技術(shù)上的壟斷問(wèn)題，幫助國(guó)產(chǎn)FPGA器件實(shí)現(xiàn)完全國(guó)產(chǎn)化。
上傳時(shí)間： 2013-05-17
上傳用戶(hù)：wangyi39
在機(jī)器人學(xué)的研究領(lǐng)域中，如何有效地提高機(jī)器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個(gè)重要內(nèi)容。在分析了工業(yè)機(jī)器人的發(fā)展歷程和機(jī)器人控制系統(tǒng)的研究現(xiàn)狀后，本論文的主要目標(biāo)是針對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人特有的機(jī)械結(jié)構(gòu)和數(shù)學(xué)模型，建立一個(gè)新型全數(shù)字的基于DSP和FPGA的機(jī)器人位置伺服控制系統(tǒng)的軟、硬件平臺(tái)，實(shí)現(xiàn)對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的精確控制。 本論文從實(shí)際情況出發(fā)，首先分析了所研究的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的本體結(jié)構(gòu)，并對(duì)其抽象簡(jiǎn)化得到了它的運(yùn)動(dòng)學(xué)數(shù)學(xué)模型。在明確了實(shí)現(xiàn)機(jī)器人精確位置伺服控制的控制原理后，我們對(duì)機(jī)器人控制系統(tǒng)的諸多可行性方案進(jìn)行了充分論證，并最終決定采用了三級(jí)CPU控制的控制體系結(jié)構(gòu)：第一級(jí)CPU為上位計(jì)算機(jī)，它實(shí)現(xiàn)對(duì)機(jī)器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算；第二級(jí)CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實(shí)現(xiàn)了對(duì)機(jī)器人多個(gè)關(guān)節(jié)的高速并行驅(qū)動(dòng)；第三級(jí)CPU為交流伺服驅(qū)動(dòng)處理器，它實(shí)現(xiàn)了機(jī)器人關(guān)節(jié)伺服電機(jī)的精確三閉環(huán)誤差驅(qū)動(dòng)控制，以及電機(jī)的故障診斷和自動(dòng)保護(hù)等功能。此外，我們采用比普通UART速度快得多的USB來(lái)實(shí)現(xiàn)上位計(jì)算機(jī)．與下位控制器之間的數(shù)據(jù)通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統(tǒng)的通信速度和可靠性。 機(jī)器人系統(tǒng)的軟件設(shè)計(jì)包括兩個(gè)部分：一是采用VC++實(shí)現(xiàn)的上位監(jiān)控軟件系統(tǒng)，它主要負(fù)責(zé)機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算，同時(shí)完成用戶(hù)與機(jī)器人系統(tǒng)之間的信息交互；二是采用C語(yǔ)言實(shí)現(xiàn)的下位DSP控制程序，它主要負(fù)責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號(hào)，實(shí)現(xiàn)對(duì)機(jī)器人的實(shí)時(shí)驅(qū)動(dòng)，同時(shí)還能夠?qū)崟r(shí)的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機(jī)器人的當(dāng)前狀態(tài)信息。 研究開(kāi)發(fā)出來(lái)的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器具有控制實(shí)時(shí)性好、定位精度高、運(yùn)行穩(wěn)定可靠的特點(diǎn)，它允許用戶(hù)通過(guò)上位控制計(jì)算機(jī)實(shí)現(xiàn)對(duì)機(jī)器人的各種設(shè)定作業(yè)的控制，也可以讓用戶(hù)通過(guò)機(jī)器人控制箱現(xiàn)場(chǎng)對(duì)機(jī)器人進(jìn)行回零、示教等各項(xiàng)操作。
標(biāo)簽： FPGA DSP 實(shí)驗(yàn)室 機(jī)器人控制器
上傳時(shí)間： 2013-06-11
上傳用戶(hù)：edisonfather
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
