快速傅立葉變換(FFT)技術是數(shù)字信號處理中的核心技術，它已廣泛應用于數(shù)字信號處理的各個領域，長期以來一直是一個重要的研究課題。近年來，專用數(shù)字信號處理器以其優(yōu)化的硬件結(jié)構(gòu)和優(yōu)良的性能價格比為FFT的實現(xiàn)提供了一種有效的途徑，其中最具有代表性的是美國TI公司的TMS320系列DSP。 本文首先分析了常用FFT算法原理，并進行了算法的討論和比較，然后詳細論述了以浮點型DSP為核心的實現(xiàn)FFT算法的硬件平臺的設計。平臺的硬件電路主要包括數(shù)據(jù)采集部分、數(shù)據(jù)處理部分、數(shù)據(jù)存儲部分和數(shù)據(jù)顯示部分。其中采集部分采用12位高速的A/D轉(zhuǎn)換芯片MAX197，數(shù)據(jù)處理部分采用32位浮點型DSP芯片-TMS320VC33，數(shù)據(jù)存儲部分采用了大容量的FLASH芯片——K9F2808UOA，數(shù)據(jù)顯示部分采用PHILIPS公司的高亮度、寬視角的TFT彩色液晶顯示屏。 為了擴展系統(tǒng)的通信能力，通信接口我們選擇CAN總線。軟件部分選用了頻率抽取基2FFT、分裂基FFT和實序列FFT算法，用C語言進行編程。最后部分是進行軟硬件的聯(lián)合調(diào)試，并在此基礎上進行了FFT算法實現(xiàn)。 論文結(jié)尾以實際的實驗曲線分析驗證了算法的正確性，同時針對實驗中產(chǎn)生的誤差找出了原因，并提出了解決的方法。實驗結(jié)果表明采用浮點DSP實現(xiàn)FFT算法方便且有較高的實時性，可以應用到電力系統(tǒng)諧波分析、振動測試及鐵路檢測等各個領域。
上傳時間： 2013-04-24
上傳用戶：caixiaoxu26
本論文主要以TI公司的TMS320LF2407A型DSP為電機控制核心芯片,進行了空間矢量PWM變頻調(diào)速系統(tǒng)的研究,并對DSP用于雙饋調(diào)速的進行了探討.本文總結(jié)了電力電子器件、PWM技術、電機變頻控制技術的發(fā)展和現(xiàn)狀,并通過分析和總結(jié)正弦脈寬調(diào)制(SPWM)技術和電壓空間矢量(SVPWM)控制技術的特點,得出SVPWM控制技術在變頻調(diào)速數(shù)字控制上有較大的優(yōu)勢和廣闊的應用前景.本文設計了空間矢量變頻調(diào)速系統(tǒng),并獲到了較理想的SVPWM控制波形,基本達到控制系統(tǒng)要求.同時在DSP用于雙饋調(diào)速的探討中,提出了一種轉(zhuǎn)子感應電勢檢測的解決方案,獲得了MULTISIM仿真波形;給出了DSP控制的雙饋調(diào)速系統(tǒng)框圖及一些相關軟件算法.
上傳時間： 2013-08-02
上傳用戶：whenfly
運動控制卡是數(shù)控系統(tǒng)的重要組成部分，是上位機與驅(qū)動執(zhí)行部件的之間的一座橋梁。數(shù)控加工中的定位控制的精度、速度調(diào)節(jié)的性能等重要指標都與運動控制卡密切相關。目前，國內(nèi)研制的運動控制卡與國外專業(yè)性公司研制的先進的開放式運動控制卡相比還有較大差距。因此，對于運動控制卡的研究與開發(fā)具有很大的現(xiàn)實意義。 本文對運動控制卡的各種實現(xiàn)方案作了深入的比較，對于運動控制卡的發(fā)展趨勢進行了探討。在分析數(shù)控系統(tǒng)對于運動控制卡需求的基礎上，提出了一種基于DSP的PCI總線運動控制卡的實現(xiàn)方案。該方案具有通用性好、軟件易于修改升級、調(diào)試方便等特點。 文中對這一方案的具體實現(xiàn)做了詳細的分析，給出了系統(tǒng)的整體結(jié)構(gòu)設計，軟硬件組成情況。詳盡闡述了運動控制電路、總線接口電路、驅(qū)動器接口電路等硬件電路的設計過程，以及運動控制卡的制作過程。論述了DSP上的程序結(jié)構(gòu)，并具體分析了插補算法、速度控制算法等在DSP上的實現(xiàn)方法。對PC機上的運動控制卡的驅(qū)動程序的模型以及編寫方法做了介紹。 通過對制成樣板的調(diào)試表明，運動控制卡具有良好的性能。
上傳時間： 2013-07-29
上傳用戶：weddps
本文介紹了基于軟PLC(Programmable Logic Controller，可編程控制器)的嵌入式技術起源和背景，綜述了基于軟PLC的嵌入式系統(tǒng)的關鍵技術和優(yōu)點，最后介紹了其設計和實現(xiàn)的方法。 基于軟PLC的嵌入式系統(tǒng)的研究與實現(xiàn)分為開發(fā)系統(tǒng)和運行系統(tǒng)(又稱為虛擬機系統(tǒng))。本文概述了開發(fā)系統(tǒng)，其運行于PC機的操作系統(tǒng)如Windows或者Linux等，為用戶提供一個大眾化的編程環(huán)境，它包含編輯器、編譯器、連接器、調(diào)試器和通信接口幾個部分。編輯界面友好，可以讓用戶方便的使用LD、ST和FBD三種語言編寫程序，編譯器和連接器將源程序文件編譯和連接成虛擬機系統(tǒng)可執(zhí)行的目標代碼文件；分析了開發(fā)系統(tǒng)，其中詳細描述了編譯模塊的編制過程，實現(xiàn)了將指令表語言轉(zhuǎn)換為運行系統(tǒng)能夠識別的C/C++指令的功能；詳細地研究了梯形圖轉(zhuǎn)換為指令表語言，以及由指令表語言向梯形圖語言的算法和數(shù)據(jù)結(jié)構(gòu)。調(diào)試器借助于虛擬機運行系統(tǒng)提供的服務可完成對應用程序的調(diào)試糾錯；討論了uCLinux操作系統(tǒng)和編譯調(diào)試技術，以及采用ModBus/TCP工業(yè)通信協(xié)議的通信接口用于開發(fā)系統(tǒng)和運行系統(tǒng)之間的通信。 另一方面，本文分析了虛擬機運行系統(tǒng)，它運行于安裝了uCLinux的ARM7平臺上，包括運行內(nèi)核模塊、系統(tǒng)管理模塊和通信接口模塊。由于uCLinux沒有MMU和本身對實時性沒有什么要求，而針對基于軟PLC的嵌入式系統(tǒng)的研究與實現(xiàn)要求，本文在對其進行了uCLinux小型化研究的同時探討了雙內(nèi)核實時性方案，解決了uCLinux實時性不足的問題。運行內(nèi)核模塊調(diào)度和執(zhí)行應用程序并管理時鐘。系統(tǒng)管理模塊管理系統(tǒng)狀態(tài)和內(nèi)存。通信模塊用于開發(fā)系統(tǒng)及I/O設備通信。在此基礎上，對基于軟PLC的嵌入式系統(tǒng)的進行了設計與實現(xiàn)，并通過試驗將編譯的目標代碼傳遞到基于軟PLC的嵌入式運行系統(tǒng)中，實現(xiàn)了控制功能，驗證了生成目標代碼的正確性和開發(fā)系統(tǒng)的可行性，實現(xiàn)了編輯界面友好，系統(tǒng)開放，性價比較高的軟PLC嵌入式系統(tǒng)，達到了預期的目標，具有一定理論和應用價值。
標簽： PLC 軟 嵌入式系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：jiiszha
圖像是人類智能活動重要的信息來源之一，是人類相互交流和認識世界的主要媒體。隨著信息高速公路、數(shù)字地球概念的提出，人們對圖像處理技術的需求與日劇增，同時VLSI技術的發(fā)展給圖像處理技術的應用提供了廣闊的平臺。圖像處理技術是圖像識別和分析的基礎，所以圖像處理技術對整個圖像工程來說就非常重要，對圖像處理技術的實現(xiàn)的研究也就具有重要的理論意義與實用價值，包括對傳統(tǒng)算法的改進和硬件實現(xiàn)的研究。仿生算法的興起為圖像處理問題的解決提供了一條十分有效的新途徑；FPGA技術的發(fā)展為圖像處理的硬件實現(xiàn)提供了有效的平臺。 @@ 本文在詳細介紹鄰域圖像處理算法及其數(shù)據(jù)結(jié)構(gòu)、遺傳算法和蟻群算法基本原理的基礎上，將其應用于圖像增強和圖像分割的圖像處理問題之中，并將其用FPGA技術實現(xiàn)。論文中采用遺傳算法自適應的確定非線性變換函數(shù)的參數(shù)對圖像進行增強，在采用FPGA來實現(xiàn)的過程中先對系統(tǒng)進行模塊劃分，主要分為初始化模塊、選擇模塊、適應度模塊、控制模塊等，然后利用VHDL語言描述各個功能模塊，為了提高設計效率，利用IP核進行存儲器設計，利用DSP Builder進行數(shù)學運算處理。時序控制是整個系統(tǒng)設計的核心，為盡量避免毛刺現(xiàn)象，各模塊的時序控制都是采用單進程的Moore狀態(tài)機實現(xiàn)的。在圖像分割環(huán)節(jié)中，圖像分割問題轉(zhuǎn)換為求圖像的最大熵問題，采用蟻群算法對改進的最大熵確定的適應度函數(shù)進行優(yōu)化，并對基于FPGA和蟻群算法實現(xiàn)圖像分割的各個模塊設計進行了詳細介紹。 @@ 對實驗結(jié)果進行分析表明遺傳算法和蟻群算法在數(shù)字圖像處理中的使用明顯改善了處理的效果，在利用FPGA實現(xiàn)遺傳算法和蟻群算法的整個設計過程中由于充分發(fā)揮了FPGA的并行計算能力及流水線技術的應用，大大提高算法的運行速度。 @@關鍵詞：圖像處理；遺傳算法；蟻群算法；FPGA
標簽： FPGA 數(shù)字圖像處理
上傳時間： 2013-06-03
上傳用戶：小火車啦啦啦
隨著中國二代導航系統(tǒng)的建設，衛(wèi)星導航的應用將普及到各個行業(yè)，具有自主知識產(chǎn)權的衛(wèi)星導航接收機的研究與設計是該領域的一個研究熱點。在接收機的設計中，對于成熟技術將利用ASIC芯片進行批量生產(chǎn)，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機技術，特別是在需要利用接收機平臺進行提高接收機性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進行批量生產(chǎn)。本課題就是基于FPGA研究GPS并行捕獲技術的硬件電路，著重進行了其中一個捕獲通道的設計和實現(xiàn)。 GPS信號捕獲時間是影響GPS接收機性能的一個關鍵因素，尤其是在高動態(tài)和實時性要求高的應用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關法基礎上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統(tǒng)進行總體功能劃分和結(jié)構(gòu)設計，并采用自底向上的方法對系統(tǒng)進行功能實現(xiàn)和驗證。 本課題以Xilinx公司的Spartan3E開發(fā)板為硬件開發(fā)平臺，以ISE9.2i為軟件開發(fā)平臺，采用Verilog HDL編程實現(xiàn)該系統(tǒng)。并利用Nemerix公司的GPS射頻芯片NJ1006A設計制作了GPS中頻信號產(chǎn)生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數(shù)字中頻信號。 本課題主要是基于采樣率變換和FFT實現(xiàn)對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續(xù)跟蹤的要求。 同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設計時，合理地采用FPGA設計思想與技巧優(yōu)化系統(tǒng)。基于實用性的要求，詳細的給出了基于FFT的GPS并行捕獲各個模塊的實現(xiàn)原理、實現(xiàn)結(jié)構(gòu)以及仿真結(jié)果。并達到降低系統(tǒng)硬件資源，能夠快速、高效地實現(xiàn)對GPS C/A碼捕獲的要求。 本研究是導航研究所承擔的國家863課題“利用多徑信號提高GNSS接收機性能的新技術研究”中關于接收機信號捕獲算法的一部分，對接收機的設計具有一定的參考價值。
上傳時間： 2013-07-22
上傳用戶：user08x
通信與信息技術行業(yè)飛速發(fā)展，已成為我國支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展，社會對具備實際動手能力人才的需求也不斷增加，高校通信教學改革勢在必行。在最初的通信原理實驗設備中每個實驗獨立占用一塊硬件資源，隨著EDA技術的發(fā)展，實驗設備廠商將CPLD/FPGA技術作為獨立的一項實驗內(nèi)容，加入到通信原理實驗設備中。FPGA技術具備集成度高、速度快和現(xiàn)場可編程的優(yōu)勢，適合高集成度和高速的時序運算。本文總結(jié)現(xiàn)有通信原理實驗設備的優(yōu)缺點，采用FPGA技術設計出集驗證性和設計性于一體，具備較高的綜合性和系統(tǒng)性的通信原理實驗系統(tǒng)。 本系統(tǒng)提供了一個開放性的硬件、軟件平臺，從培養(yǎng)學生實際動手能力出發(fā)，利用FPGA在通用的硬件上實現(xiàn)所有實驗內(nèi)容。學生在本系統(tǒng)上除了能完成已固化的實驗內(nèi)容，還可以實現(xiàn)電子設計開發(fā)和驗證。這對培養(yǎng)學生的實踐能力大有裨益。 本文結(jié)合數(shù)字通信系統(tǒng)基本模型，把基于FPGA的通信原理實驗系統(tǒng)劃分為信號源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號源采用DDS技術，能夠生成非常高的頻率精度，可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結(jié)合到一起組成多體制調(diào)制解調(diào)器，形成多頻段、多波形的軟件無線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術，具備良好的載波跟蹤特性，利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實驗系統(tǒng)的研究現(xiàn)狀和意義；然后根據(jù)通信系統(tǒng)模型從《通信原理》各個章節(jié)中提煉出各模塊的實驗內(nèi)容，分別列出各實驗的數(shù)字化實現(xiàn)模型；繼而根據(jù)各模塊資源需求選取合適FPGA芯片，并給出硬件設計方案；最后，給出各模塊在FPGA上具體實現(xiàn)過程、系統(tǒng)測試結(jié)果及分析。測試和實際運行結(jié)果表明設計方法正確，且功能和技術指標滿足設計要求。 關鍵詞：通信原理，實驗系統(tǒng)，F(xiàn)PGA，DDS，多體制調(diào)制解調(diào)，全數(shù)字COSTAS環(huán)，位同步
標簽： FPGA 通信原理 實驗系統(tǒng)
上傳時間： 2013-07-07
上傳用戶：evil
互聯(lián)網(wǎng)、移動通信、星基導航是21世紀信息社會的三大支柱產(chǎn)業(yè)，而GPS系統(tǒng)的技術水平和發(fā)展歷程代表著全世界衛(wèi)星導航系統(tǒng)的發(fā)展狀況。目前，我國已經(jīng)成為GPS的使用大國，衛(wèi)星導航產(chǎn)業(yè)鏈也已基本形成。然而，我們對GPS核心技術(即如何捕獲衛(wèi)星信號并保持對信號的跟蹤)的研究還不夠深入，我國GPS產(chǎn)品的核心部分多數(shù)還是靠進口。因此，對GPS核心技術的研究是非常緊迫的。 本文首先介紹了GPS的定位原理，之后闡述了GPS接收機的基本原理一直接擴頻通信和GPS信號的結(jié)構(gòu)與特性。從這些方面出發(fā)研究接收機基帶處理器的捕獲與跟蹤設計方案。 設計過程中，先詳細分析了滑動相關的捕獲算法和基于FFT的快速捕獲算法，并利用matlab進行了驗證。由于前者靈活性好且可捕獲到高精度的碼相位和載波頻率，適合于本文的硬件接收機，所以本文確定了滑動相關的捕獲方案。 接著分析了跟蹤環(huán)路的特點，跟蹤模塊采用碼跟蹤環(huán)和載波跟蹤環(huán)耦合的方法實現(xiàn)。由于GPS系統(tǒng)通常工作在非常低的信噪比環(huán)境中，而非相干環(huán)在低信噪比下環(huán)路跟蹤性能較好，所以碼跟蹤環(huán)采用非相干(DDLL)環(huán)實現(xiàn)。這種跟蹤環(huán)路采用的鑒相器是能量鑒相器，對數(shù)據(jù)的調(diào)制和載波相位都不敏感，鑒相器不會產(chǎn)生不確定量。由于輸入信號存在180°相位翻轉(zhuǎn)，而COSTAS鎖相環(huán)允許數(shù)據(jù)調(diào)制，對I支路和Q支路信號的180°相位翻轉(zhuǎn)不敏感，所以載波跟蹤環(huán)采用COSTAS鎖相環(huán)實現(xiàn)。上述算法在matlab環(huán)境下得到了驗證。 基帶處理器電路的主要模塊在Quartus II8.0開發(fā)平臺上利用VHDL硬件描述語言實現(xiàn)。然后利用EDA仿真工具ModelSim-Altera6.1g進行了邏輯仿真。本設計滿足系統(tǒng)功能和性能的要求，可以直接用于實時GPS接收機系統(tǒng)的設計中，為自主設計GPS接收機奠定了基礎。 最后，由于在弱電磁環(huán)境下，捕獲失鎖后32PPS信號會丟失。所以設計了一個能授時和守時的算法去得到與GPS時同步的精確授時秒信號。并且實現(xiàn)了這個算法。
上傳時間： 2013-04-24
上傳用戶：zuozuo1215
在現(xiàn)代電子系統(tǒng)中，數(shù)字化已經(jīng)成為發(fā)展的必然趨勢，接收機數(shù)字化是電子系統(tǒng)數(shù)字化中的一項重要內(nèi)容，對數(shù)字化接收機的研究具有重要的意義。隨著數(shù)字化理論和微電子技術的迅速發(fā)展，高速的中頻數(shù)字化接收機的實現(xiàn)已經(jīng)成為可能。本文研究了一種基于FPGA的軟件無線電數(shù)字接收平臺的設計，并著重研究了其中數(shù)字中頻處理單元的設計和實現(xiàn)。FPGA器件具有設計靈活、開發(fā)周期短和開發(fā)成本低等優(yōu)點，所以廣泛應用于各種通信系統(tǒng)中。相比于傳統(tǒng)的DSP串行結(jié)構(gòu)，F(xiàn)PGA能夠進行流水線性設計，對數(shù)據(jù)進行并行處理，所以FPGA在進行數(shù)據(jù)量大，要求實時處理的系統(tǒng)設計時有很大的優(yōu)勢。 本文首先首先分析了軟件無線電當前的發(fā)展趨勢及技術現(xiàn)狀，針對存在的處理速度跟不上的DSP瓶頸問題，提出了中頻軟件無線電的FPGA實現(xiàn)方案。本文以FPGA實現(xiàn)為重點，在深入分析軟件無線電相關理論的基礎上，著重研究和完成了中頻軟件無線電數(shù)字接收平臺兩大模塊的FPGA實現(xiàn)：數(shù)字下變頻相關模塊和數(shù)字調(diào)制解調(diào)模塊。其中，在深入研究數(shù)字下變頻實現(xiàn)結(jié)構(gòu)的基礎上，首先對數(shù)字下變頻模塊的數(shù)控振蕩器(NCO)采用了直接頻率合成技術(DDS)實現(xiàn)，其頻率分辨率高，靈活，易于實現(xiàn)；高效抽取濾波器組由積分梳狀濾波器(CIC)，半帶濾波器(HB)，F(xiàn)IR濾波器組成。對積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對內(nèi)部寄存器的位寬進行改進，極大地節(jié)約了資源，提高了運行速率。對FIR濾波器和半帶濾波器采用了(DA)分布式算法，它的運行速度只與數(shù)據(jù)的寬度有關，只有加減法運算和二進制除法，既縮減了系統(tǒng)資源又大大節(jié)省了運算時間，實現(xiàn)了高效的實時處理。對數(shù)字調(diào)制解調(diào)模塊，重點研究和完成了2ASK和2FSK的調(diào)制解調(diào)的FPGA實現(xiàn)，模塊有很好的通用性，能方便地移植到其它的系統(tǒng)中。在文章的最后還對整個系統(tǒng)進行了Matlab仿真，驗證了系統(tǒng)設計思想的正確性。在系統(tǒng)各個關鍵模塊的設計過程中，都是先依據(jù)一定的設計指標進行verilog編程，然后再在Quartus軟件中編譯，時序仿真測試，并與Matlab仿真結(jié)果進行對比，驗證設計的正確性。
標簽： FPGA 軟件無線電 數(shù)字接收機
上傳時間： 2013-05-18
上傳用戶：450976175
FPGA作為新一代集成電路的出現(xiàn)，引起了數(shù)字電路設計的巨大變革。隨著FPGA工藝的不斷更新與改善，越來越多的用戶與設計公司開始使用FPGA進行系統(tǒng)開發(fā)，因此，PFAG的市場需求也越來越高，從而使得FPGA的集成電路板的工藝發(fā)展也越來越先進，在如此良性循環(huán)下，不久的將來，F(xiàn)PGA可以主領集成電路設計領域。正是由于FPGA有著如此巨大的發(fā)展前景與市場吸引力，因此，本文采用FPGA作為電路設計的首選。 @@ 隨著FPGA的開發(fā)技術日趨簡單化、軟件化，從面向硬件語言的VHDL、VerilogHDL設計語言，到現(xiàn)在面向?qū)ο蟮腟ystem Verilog、SystemC設計語言，硬件設計語言開始向高級語言發(fā)展。作為一個軟件設計人員，會很容易接受面向?qū)ο蟮恼Z言。現(xiàn)在軟件的設計中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個問題，本文在第一章第二節(jié)詳細介紹了軟硬結(jié)合的開發(fā)優(yōu)勢。另外，在第一章中還介紹了知識產(chǎn)權核心（IP Core）的發(fā)展與前景，特別是IP Core中軟核的設計與開發(fā)，許多FGPA的開發(fā)公司開始爭奪軟核的開發(fā)市場。 @@ 數(shù)字電路設計中最長遇到的就是通信的問題，而每一種通信方式都有自己的協(xié)議規(guī)范。在CPU的設計中，由于需要高速的處理速度，因此其內(nèi)部都是用并行總線進行通信，但是由于集成電路資源的問題，不可能所有的外部設備都要用并行總線進行通信，因此其外部通信就需要進行串行傳輸。又因為需要連接的外部設備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協(xié)議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個小型CPU的內(nèi)部構(gòu)造，以及這三個通信協(xié)議在CPU中所處的位置。 @@ 在硬件的設計開發(fā)中，由于集成電路本身的特殊性，其開發(fā)流程也相對的復雜。本文由于篇幅的問題，只對總的開發(fā)流程作了簡要的介紹，并且將其中最復雜但是又很重要的靜態(tài)時序分析進行了詳細的論述。在通信協(xié)議的開發(fā)中，需要注意接口的設計、時序的分析、驗證環(huán)境的搭建等，因此，本文以SPI數(shù)據(jù)通信協(xié)議的設計作為一個開發(fā)范例，從協(xié)議功能的研究到最后的驗證測試，將FPGA 的開發(fā)流程與關鍵技術等以實例的方式進行了詳細的論述。在SPI通信協(xié)議的開發(fā)中，不僅對協(xié)議進行了詳細的功能分析，而且對架構(gòu)中的每個模塊的設計都進行了詳細的論述。@@關鍵詞：FPGA；SPI；I2C；UART；靜態(tài)時序分析；驗證環(huán)境
上傳時間： 2013-04-24
上傳用戶：vvbvvb123
