通信與信息技術行業飛速發展，已成為我國支柱產業之一。隨著該行業的迅速發展，社會對具備實際動手能力人才的需求也不斷增加，高校通信教學改革勢在必行。在最初的通信原理實驗設備中每個實驗獨立占用一塊硬件資源，隨著EDA技術的發展，實驗設備廠商將CPLD/FPGA技術作為獨立的一項實驗內容，加入到通信原理實驗設備中。FPGA技術具備集成度高、速度快和現場可編程的優勢，適合高集成度和高速的時序運算。本文總結現有通信原理實驗設備的優缺點，采用FPGA技術設計出集驗證性和設計性于一體，具備較高的綜合性和系統性的通信原理實驗系統。 本系統提供了一個開放性的硬件、軟件平臺，從培養學生實際動手能力出發，利用FPGA在通用的硬件上實現所有實驗內容。學生在本系統上除了能完成已固化的實驗內容，還可以實現電子設計開發和驗證。這對培養學生的實踐能力大有裨益。 本文結合數字通信系統基本模型，把基于FPGA的通信原理實驗系統劃分為信號源模塊、發送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號源采用DDS技術，能夠生成非常高的頻率精度，可作為任意波形發生器。發送端和接收端模塊結合到一起組成多體制調制解調器，形成多頻段、多波形的軟件無線電系統。載波同步采用全數字COSTAS環提取技術，具備良好的載波跟蹤特性，利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實驗系統的研究現狀和意義；然后根據通信系統模型從《通信原理》各個章節中提煉出各模塊的實驗內容，分別列出各實驗的數字化實現模型；繼而根據各模塊資源需求選取合適FPGA芯片，并給出硬件設計方案；最后，給出各模塊在FPGA上具體實現過程、系統測試結果及分析。測試和實際運行結果表明設計方法正確，且功能和技術指標滿足設計要求。 關鍵詞：通信原理，實驗系統，FPGA，DDS，多體制調制解調，全數字COSTAS環，位同步
上傳時間： 2013-07-07
上傳用戶：evil
隨著列車自動化控制和現場總線技術的發展，基于分布式控制系統的列車通信網絡技術TCN（IEC-61375）在現代高速列車上得到廣泛應用。TCN協議將列車通信網絡分為絞線式列車總線WTB和多功能車輛總線MVB，其中WTB實現對開式列車中的互聯車輛間的數據傳輸和通信，MVB實現車載設備的協同工作和互相交換信息。 本文介紹了國內外列車通信網絡的發展情況和各自優勢，分析了MVB一類設備底層協議。研究利用FPGA實現MVB控制芯片MVBC，用ARM作為微處理器實現MVB一類設備的嵌入式解決方案。其中，在FPGA芯片中主要采用自頂向下的設計方法，RLT硬件描述語言實現MVB控制芯片MVBC一類設備的主要功能，包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統的移植。在eCos實時操作系統上，完成了驅動和上層應用程序，包括端口初始化、端口配置、幀收發指令和報文分析。 為了驗證設計的正確性，在設計的硬件平臺基礎上，搭建了MVB通信網絡的最小系統，對網絡進行系統功能測試。測試結果表明：設計方案正確，達到了設計的預期要求。
上傳時間： 2013-08-03
上傳用戶：bruce5996
FPGA作為新一代集成電路的出現，引起了數字電路設計的巨大變革。隨著FPGA工藝的不斷更新與改善，越來越多的用戶與設計公司開始使用FPGA進行系統開發，因此，PFAG的市場需求也越來越高，從而使得FPGA的集成電路板的工藝發展也越來越先進，在如此良性循環下，不久的將來，FPGA可以主領集成電路設計領域。正是由于FPGA有著如此巨大的發展前景與市場吸引力，因此，本文采用FPGA作為電路設計的首選。 @@ 隨著FPGA的開發技術日趨簡單化、軟件化，從面向硬件語言的VHDL、VerilogHDL設計語言，到現在面向對象的System Verilog、SystemC設計語言，硬件設計語言開始向高級語言發展。作為一個軟件設計人員，會很容易接受面向對象的語言。現在軟件的設計中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個問題，本文在第一章第二節詳細介紹了軟硬結合的開發優勢。另外，在第一章中還介紹了知識產權核心（IP Core）的發展與前景，特別是IP Core中軟核的設計與開發，許多FGPA的開發公司開始爭奪軟核的開發市場。 @@ 數字電路設計中最長遇到的就是通信的問題，而每一種通信方式都有自己的協議規范。在CPU的設計中，由于需要高速的處理速度，因此其內部都是用并行總線進行通信，但是由于集成電路資源的問題，不可能所有的外部設備都要用并行總線進行通信，因此其外部通信就需要進行串行傳輸。又因為需要連接的外部設備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個小型CPU的內部構造，以及這三個通信協議在CPU中所處的位置。 @@ 在硬件的設計開發中，由于集成電路本身的特殊性，其開發流程也相對的復雜。本文由于篇幅的問題，只對總的開發流程作了簡要的介紹，并且將其中最復雜但是又很重要的靜態時序分析進行了詳細的論述。在通信協議的開發中，需要注意接口的設計、時序的分析、驗證環境的搭建等，因此，本文以SPI數據通信協議的設計作為一個開發范例，從協議功能的研究到最后的驗證測試，將FPGA 的開發流程與關鍵技術等以實例的方式進行了詳細的論述。在SPI通信協議的開發中，不僅對協議進行了詳細的功能分析，而且對架構中的每個模塊的設計都進行了詳細的論述。@@關鍵詞：FPGA；SPI；I2C；UART；靜態時序分析；驗證環境
上傳時間： 2013-04-24
上傳用戶：vvbvvb123
由于移動環境的復雜性，無線信號在發送傳輸和接收過程中有很明顯的衰落現象，特別是在高頻無線通信中，多徑衰落或頻率選擇性衰落對無線信號的干擾最為嚴重。通過分集接收技術，Rake接收機在CDMA移動通信系統中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式，多載波CDMA充分利用了OFDM最優頻率利用率以及CDMA的多址和頻率分集，且系統容量和抗符號間干擾性能明顯優于傳統的單載波CDMA。這些特性使得多載波CDMA成為未來的寬帶無線通信系統最有希望的候選。 @@ 本文研究了一種多載波擴頻通信系統，介紹了其Rake接收機工作原理和設計思想，進行了理論仿真并用FPGA予以實現。 @@ 本文首先介紹了移動通信系統的發展歷史以及OFDM和CDMA技術原理，并描述了OFDM和CDMA結合的三種系統（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系統模型；接著，介紹了目前影響移動通信的主要衰落以及Rake接收機基本原理及其作用。多徑信號的每路信號都可能含有可以利用的信息，Rake接收機就是通過多個相關接收器接收多徑信號中各路信號，通過信道估計和信道補償消去信道因子的附加相位，并把他們合并在一起，以此來改善信號的信噪比和系統的可靠性；在此基礎上，論文提出了一種多載波擴頻通信系統的實現方案，并詳細介紹了其Rake接收機實現原理，給出了最大比合并時各種分徑數目下系統誤碼率的仿真圖；最后介紹了此方案中Rake接收機的FPGA硬件實現設計方案及其系統 測試結果。@@ 仿真結果顯示出隨著分集徑數的增加，系統的誤碼率顯著降低。表明Rake接收機抗多徑衰落效果顯著，且在多載波CDMA系統中其分集效果更好，實現相對簡單。最終Rake接收機的FPGA實現結果同理論仿真一致，時序通過，資源耗費不大，具有較大的實用價值。 @@關鍵詞：多載波擴頻通信，CDMA，Rake接收機，FPGA
上傳時間： 2013-07-25
上傳用戶：axxsa
這篇文章介紹了MSP430系列多單片機間的SPI主從通信原理和相關例程
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
擴頻通信，即擴展頻譜通信技術(Spread Spectrum Communication)，它與光纖通信、衛星通信一同被譽為進入信息時代的三大高技術通信傳輸方式。 擴頻通信是將待傳送的信息數據用偽隨機編碼序列，也即擴頻序列(SpreadSequence)調制，實現頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調及相關處理，恢復出原始信息數據。 擴頻通信系統與常規的通信系統相比，具有很強的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點。 現場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性，可讓設計者開發出滿足多種標準的產品。FPGA所固有的靈活性和性能也可讓設計者緊跟新標準的變化，并能提供可行的方法來滿足不斷變化的標準要求。 EDA 工具的出現使用戶在對FPGA設計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語言，使目前一切仍處于計算機輔助設計(CAD)和規劃的電子設計活動產生了實在的設計實體論文對擴頻通信系統和FPGA設計方法進行了相關研究，并且用Altera公司的最新的FPGA開發平臺QuartusII實現了一個基帶擴頻通信系統的發送端部分，最后用軟件Protel99SE設計了相應的硬件電路。 該系統的設計主要分為兩個部分。第一部分是用QuartusII軟件設計了系統的VHDL語言描述代碼，并對系統中每個模塊和整個系統進行相應的功能仿真和時序時延仿真；第二部分是設計了以FPGA芯片EP1C3T144C8N為核心的系統硬件電路，并進行了相關測試，完成了預定的功能。
上傳時間： 2013-07-26
上傳用戶：15679277906
高速、高精度已經成為伺服驅動系統的發展趨勢，而位置檢測環節是決定伺服系統高速、高精度性能的關鍵環節之一。光電編碼器作為伺服驅動系統中常用的檢測裝置，根據結構和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析，通過對比它們的特性，得出了絕對式光電編碼器更適合高速、高精度伺服驅動系統的結論。 絕對式光電編碼器精度高、位數多的特點決定其通信方式只能采取串行傳輸方式，且由相應的通信協議控制信息的傳輸。本文首先針對編碼器主要生產廠商日本多摩川公司的絕對式光電編碼器，深入研究了通信協議相關的硬件電路、數據幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發語言硬件描述語言Verilog HDL，并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎上，采用自頂向下的設計方法，將整個接口電路劃分成發送模塊、接收模塊、序列控制模塊等多個模塊，各個模塊采用Verilog語言進行描述設計編碼器接口電路。最終的設計在相關硬件電路上實現。最后，通過在TMS320F2812伺服控制平臺上編寫的硬件驅動程序驗證了整個設計的各項功能，達到了設計的要求。
上傳時間： 2013-07-11
上傳用戶：snowkiss2014
國家863項目“飛行控制計算機系統FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸，用于設計SCI串行通信接口，以實現環上多計算機系統間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現。論文先概述SCI協議，接著對SCI串行通信接口的兩個模塊：SCI節點模型模塊和CPCI總線接口模塊的功能和實現進行了詳細的論述。 SCI節模型包含Aurora收發模塊、中斷進程、旁路FIFO、接受和發送存儲器、地址解碼、MUX。在SCI節點模型的實現上，利用FPGA內嵌的RocketIO高速串行收發器實現主機之間的高速串行通信，并利用Aurora IP核實現了Aurora鏈路層協議；設計一個同步FIFO實現旁路FIFO；利用FPGA上的塊RAM實現發送和接收存儲器；中斷進程、地址解碼和多路復合分別在控制邏輯中實現。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責實現整個通信接口具體的內部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數據交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL，在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。最后，將FPGA設計下載到FC通信卡中運行，并利用ISE內嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證，運行結果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
語音編碼技術始終是語音研究的熱點。語音編碼作為多媒體通信中信息傳輸的一個重要環節，越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實體聯合開發的，國際電信聯盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A，主要降低了計算的復雜度以便于實時實現。因其具有良好的合成語音質量、適中的復雜度、較低的時延等優點，G729A標準已被廣泛應用在VOIP網關、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數字信號處理領域的優勢，對G729A語音編碼中的線性預測(LP)濾波器系數提取的FPGA(現場可編程門陣列，Field Programmable Gate Array)實現進行了深入研究。論文首先對語音信號處理及其發展進行介紹，深入討論了G729A語音編解碼技術。第二，對Altera公司的Stratix系列可編程器件的內部結構進行了研究，分析了在QuartusII開發平臺上進行FPGA設計的流程。第三，基于FPGA，對G729A編碼系統的LP分析部分做了具體設計，其中包括自相關函數和杜賓(Durbin)遞推兩個主要功能模塊，并對其工作過程進行了詳細的分析。第四，針對系統所使用的除法運算都是商小于1的特點，設計并實現了一個系統專用的除法器模塊。最后，在Altera FPGA目標芯片EP1S30F780C7上，對LP分析系統進行了驗證，證明了方案的可行性。
上傳時間： 2013-06-20
上傳用戶：pwcsoft
碼元定時恢復(位同步)技術是數字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能，使誤碼率上升，甚至會使傳輸遭到完全破壞。尤其對于突發傳輸系統，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數據接收系統為背景，研究了突發通信傳輸模式下的全數字接收機中位同步方法，并予以實現。 本文系統地論述了位同步原理，在此基礎上著重研究了位同步的系統結構、碼元定時恢復算法以及衡量系統性能的各項指標，為后續工作奠定了基礎。 首先根據衛星系統突發信道傳輸的特點分析了傳統位同步方法在突發系統中的不足，接下來對Inmarsat系統的短突發R信道和長突發T信道的調制方式和幀結構做了細致的分析，并在Agilent ADS中進行了仿真。 在此基礎上提出了一種充分利用報頭前導比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發形式下的位同步，并在FPGA上予以實現，效果良好。 在長突發形式下的報頭時鐘捕獲后還需要對后續數據進行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現了插值環路的位同步算法，進行了Matlab仿真和FPGA實現。并在插值環路的基礎上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發信道位同步跟蹤。 論文對兩個突發信道的位同步系統進行了理論研究、算法設計以及硬件實現的全過程，滿足系統要求。
上傳時間： 2013-04-24
上傳用戶：yare
