亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

接口電路

  • 利用Xilinx FPGA和存儲器接口生成器簡化存儲器接口

    FPGA 設(shè)計人員在滿足關(guān)鍵時序余量的同時力爭實現(xiàn)更高性能，在這種情況下，存儲器接口的設(shè)計是一個一向構(gòu)成艱難而耗時的挑戰(zhàn)。Xilinx FPGA 提供 I/O 模塊和邏輯資源，從而使接口設(shè)計變得更簡單、更可

    標(biāo)簽： Xilinx FPGA 存儲器接口 生成器

    上傳時間： 2013-11-06

    上傳用戶：372825274

  • 基于FPGA的遠(yuǎn)距離實時傳輸接口設(shè)計

    為滿足對彈載雷達(dá)回波信號、圖像及遙測數(shù)據(jù)的高速、高容量、遠(yuǎn)距離、低功耗、高可靠性等特點的要求。地面測試臺采用LVDS接口，運用FPGA對雷達(dá)獲取信號數(shù)據(jù)進(jìn)行處理與存儲，通過USB接口將數(shù)據(jù)上傳到計算機(jī)實現(xiàn)數(shù)據(jù)分析與實驗。實驗結(jié)果表明，該方案的傳輸速率600 MBps，很好的滿足了對雷達(dá)獲取信號的數(shù)據(jù)發(fā)送和接收的速度要求。

    標(biāo)簽： FPGA 實時傳輸 接口設(shè)計

    上傳時間： 2013-11-10

    上傳用戶：小碼農(nóng)lz

  • 采用低成本FPGA實現(xiàn)高效的低功耗PCIe接口

    　　白皮書：采用低成本FPGA實現(xiàn)高效的低功耗PCIe接口 　　了解一個基于DDR3存儲器控制器的真實PCI Express® （PCIe®） Gen1x4參考設(shè)計演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本，同時實現(xiàn)性能和功耗目標(biāo)。點擊馬上下載！

    標(biāo)簽： FPGA PCIe 低功耗 接口

    上傳時間： 2013-10-18

    上傳用戶：康郎

  • 基于FPGA的GPIB接口IP核的研究與設(shè)計

    基于FPGA的GPIB接口IP核的研究與設(shè)計

    標(biāo)簽： FPGA GPIB 接口 IP核

    上傳時間： 2013-10-19

    上傳用戶：wudu0932

  • 基于FPGA的多功能多路舵機(jī)控制器的實現(xiàn)

    伺服舵機(jī)作為基本的輸出執(zhí)行機(jī)構(gòu)廣泛應(yīng)用于 遙控航模以及人形機(jī)器人的控制中。舵機(jī)是一種位 置伺服的驅(qū)動器，其控制信號是PWM信號.，利 用占空比的變化改變舵機(jī)的位置，也可使用FPGA、 模擬電路、單片機(jī)來產(chǎn)生舵機(jī)的控制信號舊。應(yīng) 用模擬電路產(chǎn)生PWM信號，應(yīng)用的元器件較多， 會增加電路的復(fù)雜程度；若用單片機(jī)產(chǎn)生PWM信 號，當(dāng)信號路數(shù)較少時單片機(jī)能滿足要求，但當(dāng) PWM信號多于4路時，由于單片機(jī)指令是順序執(zhí) 行的，會產(chǎn)生較大的延遲，從而使PWM信號波形 不穩(wěn)，導(dǎo)致舵機(jī)發(fā)生顫振。

    標(biāo)簽： FPGA 多功能 多路 舵機(jī)

    上傳時間： 2013-11-20

    上傳用戶：cjh1129

  • 基于FPGA的多路視頻合成系統(tǒng)的設(shè)計

    　　摘 要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫面分割的要求對視頻數(shù)據(jù)流進(jìn)行有效抽取和幀合成處理，經(jīng)過視頻編碼芯片轉(zhuǎn)換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統(tǒng)利用FPGA的高速并行處理能力的優(yōu)勢，應(yīng)用靈活的的多路視頻信號的合成技術(shù)和數(shù)字圖像處理算法，實現(xiàn)實時處理多路視頻數(shù)據(jù)。

    標(biāo)簽： FPGA 多路 視頻合成

    上傳時間： 2013-11-21

    上傳用戶：pei5

  • 七天玩轉(zhuǎn)Altera：學(xué)習(xí)FPGA必經(jīng)之路

             七天玩轉(zhuǎn)Altera：學(xué)習(xí)FPGA必經(jīng)之路包括基礎(chǔ)篇、時序篇和驗證篇三個部分。

    標(biāo)簽： Altera FPGA

    上傳時間： 2013-11-13

    上傳用戶：yyyyyyyyyy

  • 基于NiosII軟核處理器的步進(jìn)電機(jī)接口設(shè)計

        NiosII軟核處理器是Altera公司開發(fā)，基于FPGA操作平臺使用的一款高速處理器，為了適應(yīng)高速運動圖像采集，提出了一種基于NiosII軟核處理的步進(jìn)電機(jī)接口設(shè)計，使用verilog HDL語言完成該接口設(shè)計，最后通過QuartusII軟件，給出了實驗仿真結(jié)果。

    標(biāo)簽： NiosII 軟核處理器 步進(jìn)電機(jī) 接口設(shè)計

    上傳時間： 2015-01-02

    上傳用戶：妄想演繹師

  • 接口設(shè)計說明書(軟件設(shè)計文檔范例)

    軟件接口

    標(biāo)簽： 接口設(shè)計 說明書 文檔 范例

    上傳時間： 2013-10-12

    上傳用戶：huxiao341000

  • FPGA與ADC數(shù)字?jǐn)?shù)據(jù)輸出的接口

    　　現(xiàn)場可編程門陣列（FPGA）與模數(shù)轉(zhuǎn)換器（ADC）數(shù)字?jǐn)?shù)據(jù)輸出的接口是一項常見的工程設(shè)計挑戰(zhàn)。此外，ADC使用多種多樣的數(shù)字?jǐn)?shù)據(jù)樣式和標(biāo)準(zhǔn)，使這項挑戰(zhàn)更加復(fù)雜。本資料將告訴您有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。

    標(biāo)簽： FPGA ADC 數(shù)字 接口

    上傳時間： 2015-01-02

    上傳用戶：athjac

主站蜘蛛池模板： 铁岭县| 宁陕县| 奎屯市| 建始县| 阜康市| 赤壁市| 娄底市| 鹰潭市| 新绛县| 威宁| 界首市| 甘南县| 隆德县| 湛江市| 乌苏市| 乐至县| 铜鼓县| 巢湖市| 扎囊县| 南阳市| 凉山| 伊金霍洛旗| 绥江县| 夏津县| 浦北县| 合川市| 贺兰县| 枞阳县| 瑞金市| 永清县| 白河县| 卢氏县| 北海市| 遵义县| 天等县| 彭山县| 垦利县| 通榆县| 太保市| 海口市| 盐亭县|