本論文結合珠海市科技攻關項目"SVG在辦公套件中的應用研究及開發(fā)"和金山軟件股份有限公司“演示文稿在線美化-SVG渲染引擎開發(fā)”項目，以打印機驅動程序、SVG、C＃、C和JavaScript為基礎，重點研究了SVG文件的生成、解析、顯示及其應用。 本文緒論部分綜述了本課題的研究背景、研究目的、研究意義及SVG在諸多領域的應用前景，然后從SVG標準的發(fā)展、SVG文件的生成及渲染三個方面分別介紹了國內外研究現狀及本課題的主要研究內容。接著詳細介紹了可擴展標記語言XML以及可縮放矢量圖形SVG。在此基礎上，探討了如何將各種格式的文檔轉換為SVG文件，提出了一個通用的方法一利用打印機驅動程序輸出SVG文件，詳細介紹了打印體系結構、打印機驅動程序功能、打印機驅動程序組件、Windows打印流程及打印機驅動程序相關的DDI函數。在比較了DOM和SAX這兩種XML解析方式的基礎上，鑒于SVG自身的特點及渲染時對SVG元素隨機訪問的需要，采用DOM接口實現了基于．Net Framework XML解析模型的SVG解析框架，采用GDI+實現了SVG顯示框架；同時給出了SVG文檔對象模型與GDI+圖形對象模型的具體映射關系，并基于此映射模型實現了SVG靜態(tài)圖形圖像正確高效的顯示。本論文根據SVG相關標準對SVG技術進行了一些應用研究，有助于SVG技術在相關行業(yè)的應用。 論文通過一個SVG文件轉換實例和一個SVG文件渲染實例例證了SVG文件生成與SVG文件解析和顯示的可行性。
上傳時間： 2013-04-24
上傳用戶：shinesyh
運算放大器、比較器設計指南,運算放大器、比較器設計指南
上傳時間： 2013-07-19
上傳用戶：a673761058
隨著無線通信技術的不斷發(fā)展和社會需求的日益增長，對通信系統(tǒng)的傳輸質量和容量的要求也越來越大?，F代通信系統(tǒng)為了追求更高的數據速率和頻譜效率，更趨向于采用非恒定包絡的調制方式，而非恒定包絡調制方式對功率放大器的非線性非常敏感，加上現代通信系統(tǒng)對功率放大器的效率提出了更高的要求，以及功率放大器本身有限的線性度，這就使功率放大器線性化技術成為無線通信系統(tǒng)的關鍵技術之一。 本文對功率放大器的線性化技術進行了系統(tǒng)的研究。首先，介紹功率放大器的非線性特性、記憶效應產生原理和常見的各種線性化技術，重點研究了目前流行的自適應數字預失真技術原理。其次，介紹了功率放大器的無記憶模型和有記憶模型，以及兩種實用的預失真實現方法--查表法和多項式法，在此基礎上重點研究了基于QRD_RLS自適應算法的記憶多項式法預失真技術，對該算法進行了Matlab仿真分析，為后面的FPGA實現奠定基礎。最后，確定了數字預失真實現的架構，介紹了與QRD_RLS算法實現相關的CORDIC技術、復數Givens旋轉及Systolic陣等原理，詳細闡述了基于CORDIC技術的復數QRD_RLS算法的Systolic實現，從而在FPGA上實現了數字預失真。 在軟件無線電思想的指導下，本文利用System Generator軟件完成了基于QRD_RLS算法的記憶多項式法的數字預失真的FPGA設計，并且在硬件平臺上檢驗了預失真效果。
上傳時間： 2013-04-24
上傳用戶：84425894
任意波形發(fā)生器已成為現代測試領域應用最為廣泛的通用儀器之一，代表了信號源的發(fā)展方向。直接數字頻率合成(DDS)是二十世紀七十年代初提出的一種全數字的頻率合成技術，其查表合成波形的方法可以滿足產生任意波形的要求。由于現場可編程門陣列(FPGA)具有高集成度、高速度、可實現大容量存儲器功能的特性，能有效地實現DDS技術，極大的提高函數發(fā)生器的性能，降低生產成本。 本文首先介紹了函數波形發(fā)生器的研究背景和DDS的理論。然后詳盡地敘述了用FPGA完成DDS模塊的設計過程，接著分析了整個設計中應處理的問題，根據設計原理就功能上進行了劃分，將整個儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個部分來實現。最后就這三個部分分別詳細地進行了闡述。 在實現過程中，本設計選用了Altera公司的EP2C35F672C6芯片作為產生波形數據的主芯片，充分利用了該芯片的超大集成性和快速性。在控制芯片上選用了三星公司的上S3C2440作為控制芯片。本設計中，FPGA芯片的設計和與控制芯片的接口設計是一個難點，本文利用Altera的設計工具QuartusⅡ并結合Verilog—HDL語言，采用硬件編程的方法很好地解決了這一問題。論文最后給出了系統(tǒng)的測量結果，并對誤差進行了一定分析，結果表明，可輸出步進為0.01Hz，頻率范圍0.01Hz～20MHz的正弦波、三角波、鋸齒波、方波，或0.01Hz～20KHz的任意波。通過實驗結果表明，本設計達到了預定的要求，并證明了采用軟硬件結合，利用FPGA技術實現任意波形發(fā)生器的方法是可行的。
標簽： FPGA 函數信號發(fā)生器
上傳時間： 2013-08-03
上傳用戶：1079836864
當今，移動通信正處于向第四代通信系統(tǒng)發(fā)展的階段，OFDM技術作為第四代數字移動通信(4G)系統(tǒng)的關鍵技術之一，被包括LTE在內的眾多準4G協(xié)議所采用。IDFT/DFT作為OFDM系統(tǒng)中的關鍵功能模塊，其精度對基帶解調性能產生著重大的影響，尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能，本文采用數字自動增益控制(DAGC)技術，以解決過大輸入信號動態(tài)范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。 首先，本文簡單介紹了較為成熟的AAGC(模擬AGC)技術，并重點關注近年來為了改善其性能而興起的數字化AGC技術，它們主要用于壓縮ADC輸入動態(tài)范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術，進一步分析了AAGC技術和基帶DAGC在實施對象，實現方法等上的異同點，指出了基帶DAGC的必要性。 其次，根據LTE協(xié)議，搭建了從調制到解調的基帶PUSCH處理鏈路，并針對基于DFT的信道估計方法的缺點，使用簡單的兩點替換實現了優(yōu)化，通過高斯信道下的MATLAB仿真，證明其可以達到理想效果。仿真結果還表明，在不考慮同步問題的高斯信道下，本文所搭建的基帶處理鏈路，采用64QAM進行調制，也能達到在SNR高于17dB時，硬判譯碼結果為極低誤碼率(BER)的效果。 再次，在所搭建鏈路的基礎上，通過理論分析和MATLAB仿真，證明了包括時域和頻域DAGC在內的基帶DAGC具有穩(wěn)定接收鏈路解調性能的作用。同時，通過對幾種DAGC算法的比較后，得到的一套適用于實現的基帶DAGC算法，可以使IDFT/DFT的輸出SNR處于最佳范圍，從而滿足LTE系統(tǒng)基帶解調的要求。針對時域和頻域DAGC的差異，分別選定移位和加法，以及查表的方式進行基帶DAGC算法的實現。 最后，本文對選定的基帶DAGC算法進行了FPGA設計，仿真、綜合和上板結果說明，時域和頻域DAGC實現方法占用資源較少，容易進行集成，能夠達到的最高工作頻率較高，完全滿足基帶處理的速率要求，可以流水處理每一個IQ數據，使之滿足基帶解調性能。
上傳時間： 2013-05-17
上傳用戶：laozhanshi111
直接序列擴頻通信技術，具有抗干擾、保密性強、可實現碼分多址通信和高精度測量的優(yōu)點，其中信號的快速捕獲是擴頻體制的關鍵。擴頻系統(tǒng)雖然本身具有抗干擾能力，但在強干擾情況下，系統(tǒng)性能將嚴重惡化，大大影響捕獲的精度，甚至無法捕獲。因此，在接收機接收到信號以后，在捕獲前可以利用自適應天線陣進行抗干擾濾波，增強系統(tǒng)的抗干擾能力。同時，抗干擾濾波可能會對擴頻信號的捕獲帶來一定的影響，對這個問題也需要進行分析。 本文取材于“GPS空域抗干擾接收機”研究課題，以該課題為背景，從擴頻信號捕獲的角度出發(fā)，利用仿真數據，針對自適應天線陣抗干擾濾波和捕獲進行Matlab仿真，研究分析不同的抗干擾濾波方案對擴頻信號捕獲產生的影響，確定FPGA設計方案，在ISE中將設計方案實現為具體的VHDL程序，并通過Modelsim仿真比對，為“GPS空域抗干擾接收機”課題研究中方案的確定提供了技術支撐。
上傳時間： 2013-04-24
上傳用戶：diets
現代數字信號處理對實時性提出了很高的要求，當最快的數字信號處理器(DSP)仍無法達到速度要求時，唯一的選擇是增加處理器的數目，或采用客戶定制的門陣列產品。隨著可編程邏輯器件技術的發(fā)展，具有強大并行處理能力的現場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優(yōu)勢。本文以此為背景，研究了基于FPGA的快速傅立葉變換、數字濾波、相關運算等數字信號處理算法的高效實現。 首先，針對圖像聲納實時性的要求和FPGA片內資源的限制，設計了級聯(lián)和并行遞歸兩種結構的FFT處理器。文中詳細討論了利用流水線技術和并行處理技術提高FFT處理器運算速度的方法，并針對蝶形運算的特點提出了一些優(yōu)化和改進措施。 其次，分析了具有相同結構的數字濾波和相關運算的特點，采用了有乘法器和無乘法器兩種結構實現乘累加(MAC)運算。無乘法器結構采用分布式算法(DA)，將乘法運算轉化為FPGA易于實現的查表和移位累加操作，顯著提高了運算效率。此外，還對相關運算的時域多MAC方法及頻域FFT方法進行了研究。 最后，完成了圖像聲納預處理模塊。在一片EP2S60上實現了對160路信號的接收、濾波、正交變換以及發(fā)送等處理。實驗表明，本論文所有算法均達到了設計要求。
上傳時間： 2013-06-09
上傳用戶：zgu489
現代通信朝著全網IP化的進程逐步發(fā)展，越來越多的通信需要IP路由查找；同時光纖技術的發(fā)展，使得比特速率達到了20Gbps，路由技術成了整個通信系統(tǒng)的瓶頸，迫切需要一種具有高查找性能，低成本的路由算法，能夠適應大規(guī)模應用。 本文研究了一種高性能、低成本的路由算法。在四分支并行路由查找算法的基礎上，實現了雙分支并行，每個分支流水查找的16-8-8路由算法。該算法由三級表構成，長度小于16的前綴通過擴展成為長度16的前綴存儲在第一級表中；長度小于24位的前綴通過擴展成為長度24的前綴存儲在前兩級表中；長度大于24的前綴則通過專門的存儲空間進行存儲。將IP路由的二維查找轉化為一維精確查找，每次查找最多訪問存儲器3次，就可以查得下一跳的路由信息。使用Verilog語言實現了本文提出的算法，并對算法進行了功能仿真。為了實現低成本，該算法采用了FPGA和SSRAM的硬件結構實現。 功能仿真表明本文設計的算法查找速度能適應20Gbps的接口轉發(fā)速率。
上傳時間： 2013-04-24
上傳用戶：金宜
H.264/AVC是國際電信聯(lián)盟與國際標準化組織/國際電工委員會聯(lián)合推出的活動圖像編碼標準，簡稱H.264。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大的提高，并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標準不同，它所有的編碼都是基于上下文進行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率，但也增加了設計上的困難。 作者在全面學習H.264/AVC協(xié)議和深入研究CAVLC編碼算法的基礎上，確定了并行編碼的CAVLC編碼器結構框圖，并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸，對CAVLC編碼器中的各個功能模塊進行了優(yōu)化設計，這些優(yōu)化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后，用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述，用EDA軟件對其主要功能模塊進行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求，為整個CAVLC編碼器的實時通信提供了良好的基礎。
上傳時間： 2013-06-22
上傳用戶：diamondsGQ
在當今的廣播系統(tǒng)中，絕大部分的視頻信號是隔行采樣的。采用這種掃描格式，能夠大幅度地減少視頻的帶寬，但也會引起彩色爬行、畫面閃爍、邊緣模糊及鋸齒等現象。這種缺陷經人尺寸屏幕放大后就更加明顯。為改善畫面的視覺效果，去隔行技術應運而生。同時，視頻信號本身的低幀頻也會導致行抖動、線爬行以及大面積閃爍等視覺效果上的缺陷。增加掃描頻率會把這些視覺缺陷搬移到人眼不敏感的高頻區(qū)域上去從而產生較好的主觀圖象質量。而為了適應不同顯示終端以及對圖像大小變化的要求就必須對原始信號分辨率即每幀行數和每行像素數進行變換。因此去隔行、幀頻轉換、分辨率變換成為視頻格式轉換的基本內容。 FPGA 的出現是VLSI技術和EDA技術發(fā)展的結果。FPGA器件集成度高、體積小，具有通過用戶編程實現專門應用的功能。它允許電路設計者利用基于計算機的開發(fā)平臺，經過設計輸入、仿真、測試和校驗，直到達到預期的結果。使用FPGA器件可以大大縮短系統(tǒng)的研制周期，減少資金投入。另外采用FPGA器件可以將原來的電路板級產品集成芯片級產品，從而降低了功耗，提高了可靠性，同時還可以很方便的對設計進行在線修改。 該文在介紹了視頻格式轉換中的主要算法后，重點對去隔行、幀頻轉換、分辨率變換的FPGA綜合實現方案進行了由簡單到復雜的深入研究，分別給出了最簡解決方案、基于非線性算法的解決方案和基于運動補償的解決方案。最簡解決方案利用線性算法將去隔行，幀頻轉換，分辨率變換三項處理同時實現，達到FPGA內部資源和外部RAM耗用量都為最小的要求，是后續(xù)復雜方案的基礎。其中去隔行采用場合并方式，幀頻轉換采用幀重復方式，分辨率變換采用均勻插值方式?；诜蔷€性算法的解決方案中加入了對靜止區(qū)域的判斷，靜止區(qū)域的輸出像素值直接選用相應位置的已存輸入數據，非靜止區(qū)域的輸出像素值通過對已存輸入數據進行非線性運算得出?；谶\動補償的解決方案在對靜止區(qū)域進行判斷和處理的基礎上，對欲生成的變頻后的場間插值幀進行運動估計，根據運動矢量得出非靜止區(qū)域的輸出像素值。其中為求得輸入場間相應時間位置上的插值幀輸出數據，該方案采用了自定義的前后向塊匹配運動估計方式，通過對三步搜索算法的高效實現，將SAD 值進行比較得出運動矢量。
上傳時間： 2013-07-19
上傳用戶：米卡
