verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時間： 2013-12-26
上傳用戶：372825274
鍵控看門狗演示程序.看門狗演示程序 在16383個機(jī)器周期內(nèi)必須至少喂狗一次。當(dāng)晶振為11.0592M時在17毫秒內(nèi)需喂狗一次。 激活看門狗后,喂狗,P0.7、P0.6引腳上的LED閃爍發(fā)光激活看門狗后,如果不喂狗,則復(fù)位 P0.1、P0.0引腳上的LED閃爍發(fā)光
標(biāo)簽： 11.0592 16383 看門狗 0.7
上傳時間： 2013-12-29
上傳用戶：aa17807091
自行開發(fā)的簡單FLASH動畫，透過簡單的音樂及畫面可以了解到藝術(shù)的氣息，且容易修改
標(biāo)簽： FLASH
上傳時間： 2013-12-23
上傳用戶：小儒尼尼奧
研究了利用混沌相變進(jìn)行弱信號檢測的理論及仿真試驗(yàn)( 對基于) 振子初值敏感性檢測弱信號的方法分 析后指出，過渡過程會影響檢測性能，提出一種改進(jìn)的弱信號檢測方法( 對仿真輸入噪聲生成和仿真步長選擇進(jìn)行 研究后建立了仿真模型，在典型噪聲背景下檢測弱正弦信號( 實(shí)驗(yàn)結(jié)果表明：所提出的方法有較好檢測性能；混沌 臨界態(tài)的 系統(tǒng)對噪聲敏感導(dǎo)致相變方法難以精確確定最小檢測幅值( 指出了這類方法的局限性
上傳時間： 2014-01-09
上傳用戶：lingzhichao
研究了利用混沌相變進(jìn)行弱信號檢測的理論及仿真試驗(yàn)( 對基于) 振子初值敏感性檢測弱信號的方法分 析后指出，過渡過程會影響檢測性能，提出一種改進(jìn)的弱信號檢測方法( 對仿真輸入噪聲生成和仿真步長選擇進(jìn)行 研究后建立了仿真模型，在典型噪聲背景下檢測弱正弦信號( 實(shí)驗(yàn)結(jié)果表明：所提出的方法有較好檢測性能；混沌 臨界態(tài)的 系統(tǒng)對噪聲敏感導(dǎo)致相變方法難以精確確定最小檢測
上傳時間： 2014-02-18
上傳用戶：a673761058
研究了利用混沌相變進(jìn)行弱信號檢測的理論及仿真試驗(yàn)( 對基于)振子初值敏感性檢測弱信號的方法分 析后指出，過渡過程會影響檢測性能，提出一種改進(jìn)的弱信號檢測方法( 對仿真輸入噪聲生成和仿真步長選擇進(jìn)行 研究后建立了仿真模型，在典型噪聲背景下檢測弱正弦信號( 實(shí)驗(yàn)結(jié)
上傳時間： 2016-08-26
上傳用戶：haoxiyizhong
一篇來自臺灣中華大學(xué)的論文--《無線射頻系統(tǒng)標(biāo)簽晶片設(shè)計(jì)》，彩色版。其摘要為：本論文討論使用於無線射頻辨識系統(tǒng)(RFID)之標(biāo)籤晶片系統(tǒng)的電路設(shè)計(jì)和晶片製作，初步設(shè)計(jì)標(biāo)籤晶片的基本功能，設(shè)計(jì)流程包含數(shù)位軟體及功能的模擬、基本邏輯閘及類比電路的設(shè)計(jì)與晶片電路的佈局考量。 論文的第一部份是序論、射頻辨識系統(tǒng)的規(guī)劃、辨識系統(tǒng)的規(guī)格介紹及制定，而第二部份是標(biāo)籤晶片設(shè)計(jì)、晶片量測、結(jié)論。 電路的初步設(shè)計(jì)功能為:使用電容作頻率緩衝的Schmitt trigger Clock、CRC-16的錯誤偵測編碼、Manchester編碼及使用單一電路做到整流、振盪及調(diào)變的功能，最後完成晶片的實(shí)作。
上傳時間： 2016-08-27
上傳用戶：tb_6877751
利用RS232做通訊 可以執(zhí)行自動功能 謝謝大家使用
上傳時間： 2016-08-28
上傳用戶：qlpqlq
51匯編 等周期脈寬調(diào)制pwm 子程序2007-3-7 11:14:00 等周期脈寬調(diào)制pwm 晶振：12MHZ 89C51
上傳時間： 2013-12-18
上傳用戶：TRIFCT
利用matlab編寫的m序列發(fā)生器。內(nèi)容參見《FPGA設(shè)計(jì)及應(yīng)用》褚振勇編 西安電子科技大學(xué)出版社
上傳時間： 2016-08-31
上傳用戶：dongqiangqiang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
