船舶機艙中集中了船上大部分的設備裝置的儀表，是船舶航運的關鍵部分，隨著網(wǎng)絡、通訊技術以及電子制造工藝水平的快速發(fā)展，現(xiàn)代化船舶自動化程度越來越高，機艙的環(huán)境和自動監(jiān)控水平也得到大大的提高。但由于某些儀器儀表并沒有提供與計算機進行數(shù)據(jù)通信的接口，為了要實現(xiàn)檢測自動化，需要利用數(shù)字圖像處理技術來實現(xiàn)儀器儀表讀數(shù)的高速自動識別。 傳統(tǒng)的CCD圖像采集系統(tǒng)具有速度慢、功能簡單、體積大、功耗大等特點，不能滿足日益發(fā)展的機器視覺應用的需要，尤其是在一些新型應用領域比如嵌入式視覺、智能監(jiān)控方面的需要。本文利用ARM7的S3C44BOX處理器和CMOS圖像傳感器件設計并完成了一個數(shù)字圖像采集系統(tǒng)。系統(tǒng)充分考慮了ARM技術與CMOS圖像傳感技術的優(yōu)勢及特點，把圖像采集和圖像處理識別功能集中在一個模塊實現(xiàn)，具有功能豐富、處理能力強、接口靈活和擴展方便等優(yōu)點。系統(tǒng)的特色為：構建了基于S3C44BOX的圖像采集的硬件平臺；研究并移植了引導程序Bootloader和操作系統(tǒng)uClinux；實現(xiàn)了實時多任務的處理，從而大幅提高系統(tǒng)的管理能力。 本論文研究如何使用低成本的CMOS圖像傳感器構建一個嵌入式圖像識別系統(tǒng)的設計和解決方案。這種圖像采集系統(tǒng)帶圖像采集、識別、存儲、顯示等功能，體積很小，可做在一塊電路板上。除了可以做為單獨的圖像數(shù)據(jù)識別設備之外，也可以直接做為其它應用系統(tǒng)的一個智能集成部件使用。
上傳時間： 2013-05-26
上傳用戶：cursor
隨著計算機、通信及網(wǎng)絡技術的高速發(fā)展，嵌入式系統(tǒng)廣泛地滲透到各行各業(yè)及人們?nèi)粘Ｉ畹姆椒矫婷嬷小Ｓ捎谇度胧较到y(tǒng)的復雜性不斷增加，嵌入式操作系統(tǒng)成為了嵌入式系統(tǒng)中最重要的組成部分。在各種嵌入式操作系統(tǒng)中，Linux憑借其性能優(yōu)異、結構清晰、平臺支持廣泛、網(wǎng)絡支持強勁及開放源代碼等多方面的優(yōu)勢，被嵌入式系統(tǒng)開發(fā)者廣泛的采用。同時隨著近幾年來國內(nèi)嵌入式領域發(fā)展非常迅速，其中32位ARM處理器結構體系的嵌入式CPU在商用領域、工控領域和軍用領域都得到了廣泛使用。 近幾年隨著無線通信技術、傳感器技術、信息采集和處理技術的飛速發(fā)展，出現(xiàn)了低成本、低功耗、多功能的微型無線傳感器節(jié)點。無線傳感器網(wǎng)絡是隨著傳感器節(jié)點的發(fā)展而興起的計算機科學技術的一個新的研究領域，它是由一組無線傳感器節(jié)點通過ad-hoc方式構成的無線網(wǎng)絡，綜合傳感器技術、嵌入式計算技術、分布式信息處理技術和無線通信技術，能夠協(xié)作地實時監(jiān)測、感知和采集各種環(huán)境或監(jiān)測對象的信息，并對其進行處理，并傳送到需要這些信息的用戶處。這種無線網(wǎng)絡系統(tǒng)被廣泛地用于國防軍事、國家安全、環(huán)境監(jiān)測、交通管理、醫(yī)療衛(wèi)生、制造業(yè)、反恐救災等領域，具有十分巨大的發(fā)展?jié)摿Γ鹆藢W術界和工業(yè)界的高度重視。 目前，手持終端的應用范圍主要是在商業(yè)領域，開發(fā)一款適合在工業(yè)現(xiàn)場等無線傳感網(wǎng)絡監(jiān)控領域的手持終端是本文的初衷。本文從嵌入式系統(tǒng)的角度，采用目前比較流行的ARM9處理器和嵌入式Linux的操作系統(tǒng)，闡述手持終端硬件平臺的設計和軟件的移植方案；接著研究了系統(tǒng)引導程序的原理、設備驅(qū)動開發(fā)的關鍵點、根文件系統(tǒng)的制作方法。在此基礎上，分析和移植引導程序U-Boot 1.1.4的實現(xiàn)、無線收發(fā)芯片CC2420的驅(qū)動開發(fā)和幀緩沖驅(qū)動的開發(fā)，并針對目標平臺的特點完成了文件系統(tǒng)的構建；然后介紹了基于Qt/Embedded的圖形界面開發(fā)的基礎，最后對本文研究工作進行總結。
標簽： ARM 架構 無線 數(shù)據(jù)采集與處理
上傳時間： 2013-06-26
上傳用戶：lguotao
目前，嵌入式系統(tǒng)在工業(yè)控制和智能家電等眾多領域得到了廣泛的應用。但同時大量的嵌入式應用也對嵌入式設備的性能和功能提出了更高的要求。隨著國內(nèi)嵌入式應用領域的發(fā)展，ARM芯片以其高性能、低功耗、低成本的優(yōu)勢獲得了廣泛的重視和應用。嵌入式Linux是在標準Linux基礎上，經(jīng)過適當?shù)睾喕?裁剪)，然后加入一些特定的功能，形成的一個精巧的、高效的、滿足特定應用需求地專用(定制)操作系統(tǒng)，它具有用戶可裁剪、可配置的特點。在各種嵌入式操作系統(tǒng)中，嵌入式Linux憑借其內(nèi)核結構優(yōu)良、功能強大、高性能、穩(wěn)定性好以及源代碼開放等方面的優(yōu)勢，成為了嵌入式系統(tǒng)領域應用中的技術熱點。本論文設計了以嵌入式微處理器和嵌入式操作系統(tǒng)為核心的系統(tǒng)，并在這個平臺上實現(xiàn)了應用軟件，構建了一個嵌入式的數(shù)據(jù)采集和發(fā)布系統(tǒng)，可以對設備數(shù)據(jù)進行串口采集，并利用因特網(wǎng)進行發(fā)布和控制操作。 為了實現(xiàn)這些功能，本文選用了Cirrus Logic公司的EP9302(ARM920T)作為系統(tǒng)的核心，以源代碼開放的經(jīng)過裁剪配置的嵌入式Linux為軟件平臺，設計了應用軟件的設備數(shù)據(jù)采集、數(shù)據(jù)分析、數(shù)據(jù)交換網(wǎng)關模塊，實現(xiàn)了網(wǎng)頁服務器GoAhead移植，并完成了GoAhead服務器支持的自己的ASP頁面以及后臺函數(shù)的編寫，并在此基礎上研究了系統(tǒng)為保證可靠性而采取的一些措施。在整個系統(tǒng)的設計過程中充分發(fā)揮了嵌入式Linux的可移植性好、源代碼公開、開發(fā)成本低的優(yōu)點，解決了軟件移植和設計編寫、提高系統(tǒng)可靠性等的一系列關鍵性問題。 本嵌入式系統(tǒng)采集平臺的用途是實時采集被監(jiān)控設備的當前運行狀況信息，使用戶能夠遠程通過網(wǎng)頁瀏覽器及時掌握被監(jiān)控設備的運行狀況，在必要時刻根據(jù)需要能夠?qū)υO備進行相關控制操作和設置相關運行參數(shù)，以便能夠控制被監(jiān)控設備的運行方式。本論文設計的嵌入式數(shù)據(jù)采集、發(fā)布系統(tǒng)可以在類似遠程數(shù)據(jù)控制的系統(tǒng)中得到廣泛應用。
上傳時間： 2013-05-27
上傳用戶：kgylah
本文從總體方案、硬件電路、軟件程序、性能測試等幾個方面詳細地闡述了基于FPGA與USB2.0的數(shù)據(jù)采集系統(tǒng)。采集系統(tǒng)選用高采樣率低噪聲的12位AD轉(zhuǎn)換芯片進行AD轉(zhuǎn)換電路設計；借助頻率高、內(nèi)部時延小的FPGA芯片實現(xiàn)USB固件并以此控制USB接口芯片，通過乒乓的方式對采樣數(shù)據(jù)進行緩存，提高了系統(tǒng)數(shù)據(jù)吞吐能力；運用USB2.0標準的接口芯片為整個采集系統(tǒng)提供USB的通信能力。采用集成度較高的FPGA芯片作為系統(tǒng)控制核心，降低了設計難度，提高了系統(tǒng)穩(wěn)定性，同時還減小了設備體積。
標簽： FPGA 2.0 USB 數(shù)據(jù)采集
上傳時間： 2013-04-24
上傳用戶：xuanjie
隨著科學技術的發(fā)展與公共安全保障需求的提高，視頻監(jiān)控系統(tǒng)在工業(yè)生產(chǎn)、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H．264壓縮編碼技術和網(wǎng)絡傳輸控制技術實現(xiàn)網(wǎng)絡視頻監(jiān)控系統(tǒng)，在穩(wěn)定性、功能、成本與擴展性等方面都有著突出的優(yōu)勢，具有重要的學術意義與實用意義， 本課題所設計的網(wǎng)絡視頻監(jiān)控系統(tǒng)由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網(wǎng)絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像，采用H．264 編碼算法進行壓縮，并持續(xù)監(jiān)聽網(wǎng)絡。PC機客戶端可通過網(wǎng)絡對服務器進行遠程訪問，接收編碼數(shù)據(jù)，使用H．264解碼算法重建圖像并實時顯示，使監(jiān)控人員有效地掌握現(xiàn)場情況， 在嵌入式圖像服務器設計階段，本文首先進行了芯片選型與開發(fā)平臺選擇。然后構建圖像采集子系統(tǒng)，采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統(tǒng)，闡述了雙軟核設計中定制連接、內(nèi)存芯片共享、數(shù)據(jù)搬移、通信與互斥的解決方法。同時完成了網(wǎng)絡服務器的設計，采用μC/OS-Ⅱ進行多任務的管理與調(diào)度， H．264視頻壓縮編解碼算法設計與實現(xiàn)是本文的重點。文中首先分析H．264．標準，規(guī)劃編解碼器結構。接著設計了16×16幀內(nèi)預測算法，并設計宏塊掃描方式，采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式，編寫整數(shù)變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案，針對除拖尾系數(shù)之外的非零系數(shù)值編碼子算法，實現(xiàn)了一種基于表示范圍判別的編碼方法。最后設計了網(wǎng)絡傳輸?shù)拇a流組成格式，并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證，并進行測試，觀察不同參數(shù)下壓縮率與失真度的變化。 算法驗證完成后，本文進行了PC機客戶端設計，使其具有遠程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務器與若干客戶端接入網(wǎng)絡進行聯(lián)合調(diào)試，構建完整的網(wǎng)絡視頻監(jiān)控系統(tǒng)， 實驗結果表明，本系統(tǒng)視頻壓縮率高，監(jiān)控圖像質(zhì)量良好，充分證明了系統(tǒng)軟硬件與圖像編解碼算法設計成功。本系統(tǒng)具有成本低、擴展性好及適用范圍廣等優(yōu)點，發(fā)展前景十分廣闊。
標簽： FPGA 264 網(wǎng)絡視頻監(jiān)控 實現(xiàn)研究
上傳時間： 2013-08-03
上傳用戶：88mao
本論文討論的是如何對符合DVB-T標準的數(shù)字圖像無線監(jiān)控系統(tǒng)中的MPEG2圖像實現(xiàn)底層硬件的實時加/解密.數(shù)字圖像無線監(jiān)控系統(tǒng)是某公司研發(fā)的符合DVB-T標準的實時圖像語音無線傳輸系統(tǒng),通過對實時采集的圖像等信息的發(fā)射與接收實現(xiàn)對遠程現(xiàn)場的無線監(jiān)控.為了保證圖像數(shù)據(jù)在傳輸中的保密性,設計了基于FPGA的實時MPEG2圖像加/解密系統(tǒng).該系統(tǒng)由加/解密算法模塊和密鑰管理模塊組成.加/解密算法模塊完成發(fā)射機及接收機中的實時數(shù)據(jù)流的加/解密,該模塊是基于FPGA的,采用美國國家標準DES(Dara Encryption Standard)算法,實現(xiàn)了對MPEG2 TS流的硬件加/解密.密鑰管理模塊完成加/解密模塊的密鑰產(chǎn)生、管理、控制、輸入等功能.本論文首先介紹了密碼學的基本知識及幾種典型的加密體制和算法.接著介紹了DVB-T數(shù)字廣播標準和數(shù)字圖像無線監(jiān)控系統(tǒng)的原理和系統(tǒng)結構.然后對圖像加解密器的系統(tǒng)設計原理及實現(xiàn)做了詳細介紹.在此基礎上,介紹了FPGA中的加密算法的仿真及實現(xiàn)和密鑰管理模塊的實現(xiàn).最后介紹了系統(tǒng)的硬件電路和整個系統(tǒng)的軟硬件調(diào)試.本人的工作主要包括:1.查閱資料,了解密碼學及DVB系統(tǒng)相關領域知識.2.根據(jù)項目要求設計基于FPGA的實時MPEG2圖像加/解密系統(tǒng)方案.3.基于FPGA完成MPEG2圖像的底層硬件加密及解密邏輯程序設計,并設計各個控制程序和驅(qū)動.4.設計系統(tǒng)原理圖及電路板,完成系統(tǒng)的軟硬件調(diào)試和與全系統(tǒng)的聯(lián)調(diào).
上傳時間： 2013-06-30
上傳用戶：jiiszha
本文的目的就是研究如何應用FPGA這種大規(guī)模的可編程邏輯器件實現(xiàn)CCD（Charge Coupled Device，電荷耦合器件）數(shù)字圖像的實時采集及預處理?；趯崟r圖像處理系統(tǒng)的研究與設計，本文主要研究工作及成果如下： 1.本論文詳細的介紹了圖像采集卡的結構和基本工作原理。同時，針對高分辨率的CCD攝像機，探討了有關點目標與CCD像元一一對應的圖像采集及其硬件和軟件設計方法。 2.本文分析了星圖中弱小目標、噪聲以及背景的特點，給出了點目標的場景圖像的數(shù)學模型及復雜背景下點目標檢測的預處理方法。針對星圖灰度分布的特點，采用高斯低通濾波算法和高通濾波算法對星圖進行預處理，同時還對圖像掃描聚類算法進行了研究與分析。 3.數(shù)字信號處理器常常因為在復雜性、運算速度等方面的限制，難以實時的實現(xiàn)復雜的檢測算法。本文采用FPGA技術，實現(xiàn)了復雜背景下弱點目標的預處理算法，解決了計算、數(shù)據(jù)緩沖和存儲操作協(xié)調(diào)一致的問題，同時采用并行高密度加法器和流水線的工作方式，使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大的提高，合理的解決了資源和速度之間的相互制約問題，并在實際中取得滿意的結果。
上傳時間： 2013-07-03
上傳用戶：wang5829
本論文利用FPGA可編程邏輯器件和硬件描述語言Verilog，采用自頂向下的設計方法，開發(fā)了一款基于PCI總線的高速數(shù)據(jù)采集卡。本數(shù)據(jù)采集系統(tǒng)中，采用PLX公司生產(chǎn)的PLX9080作為PCI總線接口芯片。用4片每片容量為8MB的SDRAM作為數(shù)據(jù)采集的前端和PCI總線的數(shù)據(jù)緩沖。用ALTERA公司生產(chǎn)的Cyclone系列FPGA實現(xiàn)PCI接口芯片PLX9080的時序邏輯、對數(shù)據(jù)采集通道的前端控制以及對SDRAM的讀寫控制?！ ≡诒菊撐膶⒅攸c放在了用硬件描述語言Verilog進行FPGA硬件邏輯編程上。本論文按照自頂向下的設計方法，詳細論述了PCI接口轉(zhuǎn)化電路模塊、SDRAM存儲片子讀寫控制電路模塊、FPGA內(nèi)部寄存器讀寫控制電路模塊以及用于RF端的自動增益控制電路AGC模塊的設計?！ ?/p>
上傳時間： 2013-04-24
上傳用戶：yhm_all
在圖像處理、航空航天、遙感測量、現(xiàn)代電子測試等很多領域，要求測試儀器設備能及時保存原始測試數(shù)據(jù)，用于事后數(shù)據(jù)分析和處理。同時前端探測器性能的提高，對于各種系統(tǒng)存儲容量、體積、造價、穩(wěn)定性等都提出了更高的要求。因此研制性能可靠、體積小、低成本的數(shù)據(jù)存儲系統(tǒng)是十分必要的。 本文提出基于ARM嵌入式處理器+FPGA結構的高速信號采集與存儲系統(tǒng)解決方案。進行了信號采集與存儲系統(tǒng)設計。其特點是高性能、低成本、體積小。 文中利用了ARM處理器和FPGA可編程邏輯器件的特點，進行了基于本方案的硬件設計，：FPGA軟件設計。敘述了PCB設計以及調(diào)試過程中需注意的問題。 系統(tǒng)的硬件設計以ARM和FPGA為平臺，ARM處理器采用了Samsung公司的S3C2410，F(xiàn)PGA采用Altera公司的EP2C8。硬件設計圍繞著核心芯片，進行了電源設計和ARM和FPGA外圍電路設計。 ARM處理器實現(xiàn)了系統(tǒng)的控制；FPGA作為協(xié)處理器實現(xiàn)了FIFO，一些接口、時序控制等，協(xié)助ARM采集數(shù)據(jù)。在FPGA中實現(xiàn)硬件電路簡化了外圍電路，使得設計靈活，開發(fā)調(diào)試方便，也提高了系統(tǒng)的可靠性。 系統(tǒng)軟件操作系統(tǒng)采用的是Linux，基于嵌入式Linux操作系統(tǒng)的特點，分析了系統(tǒng)的實時性。接著進行了Linux平臺上基于Qt的用戶界面應用程序設計。 最后分析了系統(tǒng)測試結果，并指出存在的問題和改進方法。
上傳時間： 2013-07-10
上傳用戶：cylnpy
本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術。論文完成了ARM+FPGA結構的共享存儲器結構設計，實現(xiàn)了ARMLinux系統(tǒng)的軟件設計，包括觸摸屏控制、LCD顯示、正弦插值算法設計以及各種顯示算法設計等。同時進行了信號的高速采集和處理的實際測試，對實驗測試數(shù)據(jù)進行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設計方法，以及基于ARMLinux操作系統(tǒng)的設備驅(qū)動程序設計和應用程序設計。 硬件方面，在FPGA平臺上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號轉(zhuǎn)換成頻率為原來頻率1/4的4路低速數(shù)據(jù)信號，再將這四路數(shù)據(jù)分別存儲到4個FIFO中，然后再對這4個FIFO中的數(shù)據(jù)拼接并存儲在FPGA片上的雙端口雙時鐘RAM中，最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統(tǒng)的總線上，實現(xiàn)了ARM和FPGA共享存儲器的系統(tǒng)結構，使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設計方面，我們通過使FIFO的數(shù)據(jù)存儲時鐘降低為標準狀態(tài)下的1/n實現(xiàn)數(shù)據(jù)采集頻率降為標準狀態(tài)的1/n，從而實現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。 軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺上設計實現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅(qū)動程序設計、LCD驅(qū)動程序移植、自定義的FPGA模塊驅(qū)動程序設計、LCD顯示程序設計、多線程的應用程序設計。應用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。 在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠?qū)崿F(xiàn)對頻率在5MHz以下的信號波形的直接顯示；對5MHz至40MHz的信號，使用正弦插值算法進行處理，顯示效果良好。同時這種硬件結構可擴展性強，可以在此基礎上實現(xiàn)8路甚至16路緩沖的系統(tǒng)結構，可以使系統(tǒng)支持更高的采樣頻率。
標簽： FPGA ARM 高速數(shù)據(jù) 采集
上傳時間： 2013-07-04
上傳用戶：林魚2016
