The CAT9555 is a CMOS device that provides 16-bitparallel input/output port expansion for I²C and SMBuscompatible applications. These I/O expanders providea simple solution in applications where additional I/Osare needed: sensors, power switches, LEDs,pushbuttons, and fans.
上傳時間： 2014-01-09
上傳用戶：1101055045
數字I/O腳有專用和復用。數字I/O腳的功能通過9個16位控制寄存器來控制?？刂萍拇嫫鞣譃閮深悾海?）I/O復用控制寄存器（MCRX)，來選擇I/O腳是外設功能還是I/O功能。（2）數據方向控制寄存器（PXDATDIR)：控制雙向I/O腳的數據和數據方向。注意：數字I/O腳是通過映射在數據空間的控制寄存器來控制的，與器件的I/O空間無任何關系。240X/240XA多達41只數字I/O腳，多數具有復用功能。
標簽： 數字
上傳時間： 2013-10-31
上傳用戶：qimingxing130
本文介紹基于 AVR 嵌入系統的三相660 伏電力智能投切開關裝置的開發設計。該裝置以ATmega48V 為核心器件，采用零電壓接通，零電流分斷技術，在投入和切斷瞬間由可控硅承載線路電流，而在正常閉合工作時由電磁接觸器承載電流?？蓮V泛應用于電力諧波治理和無功補償設備中作為開關部件，具有無沖擊電流、響應時間短等特性。在工礦企業用電設備中存在大量的感性負載，如電弧爐、直流電機調速系統、整流逆變設備等，它們在消耗有功功率的同時，也占用了大量感性無功功率，致使電力功率因數下降。由于無功功率虛占了設備容量、增大了線路的電流值，而線路損耗與電流的平方成正比，因此造成電力資源的巨大浪費。另外，這些感性負載工作時還會產生大量的電力諧波，對電網造成諧波污染，使電能質量惡化，電器儀表工作異常。為了提高功率因數、治理諧波，可以采用動態濾波補償，由電容器和電感器串聯形成消諧回路，起到無功補償和濾除諧波的作用。各種濾波補償系統，基本都由電力電容器、鐵芯電抗器、無功補償控制器和電力投切裝置等構成，其中電力投切裝置負責與電網接通、切斷任務，是整個補償系統中關鍵部件之一。
上傳時間： 2013-10-10
上傳用戶：氣溫達上千萬的
The MC68HC05K0 is a low cost, low pin countsingle chip microcomputer with 504 bytes of userROM and 32 bytes of RAM. The MC68HC05K0 isa member of the 68HC05K series of devices whichare available in 16-pin DIL or SOIC packages.It uses the same CPU as the other devices in the68HC05 family and has the same instructions andregisters. Additionally, the device has a 15-stagemulti-function timer and 10 general purposebi-directional I/0 lines. A mask option is availablefor software programmable pull-downs on all ofthe I/O pins and four of the pins are capable ofgenerating interrupts.The device is ideally suited for remote-controlkeyboard applications because the pull-downs andthe interrupt drivers on the port pins allowkeyboards to be built without any externalcomponents except the keys themselves. There isno need for external pull-up or pull-down resistors,or diodes for wired-OR interrupts, as these featuresare already designed into the device.
上傳時間： 2014-01-24
上傳用戶：zl5712176
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間： 2013-11-19
上傳用戶：yyyyyyyyyy
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間： 2013-11-06
上傳用戶：wentianyou
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-10-13
上傳用戶：lml1234lml
當前晶閘管投切電容器組（TSC）無功補償裝置在實際工程應用中，采用外三角形連接方式進行頻繁投切時，由于關斷引起的電容殘壓，會導致三相晶閘管不同步導通的問題[1]，嚴重影響了該無功裝置的補償效果，并造成電網系統三相不平衡，給其他設備的正常工作帶來了潛在威脅。針對此種情況，本文進行了原理性推導，并提出一種基于空間矢量的新型晶閘管投切控制策略，選擇性控制三相晶閘管的開通和關斷順序，來達到三相同步導通的目的。最后通過實驗驗證該控制策略是有效可行的。
上傳時間： 2013-12-13
上傳用戶：long14578
Labview:字符串和文件I/O
上傳時間： 2013-10-13
上傳用戶：wmwai1314
