十種精密全波整流電路 圖中精密全波整流電路的名稱,純屬本人命的名,只是為了區(qū)分;除非特殊說明,增益均按1設(shè)計. 圖1是最經(jīng)典的電路,優(yōu)
上傳時間: 2013-07-21
上傳用戶:zoushuiqi
直接數(shù)字合成(DDS)技術(shù)采用全數(shù)字的合成方法,所產(chǎn)生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點。本文研究的是一種基于DDS/FPGA的多波形信號源系統(tǒng),其中,DDS技術(shù)是其核心技術(shù)。DDS可以精確地控制合成信號的三個參量:幅度、相位以及頻率,因此利用DDS技術(shù)可以合成任意波形。但因其數(shù)字化合成的固有特點,使其輸出信號中存在大量雜散信號。雜散信號的主要來源是:相位截斷帶來的雜散信號;幅度量化帶來的雜散信號;DAC的非線性特性帶來的雜散信號。這些雜散信號嚴(yán)重影響了合成信號的頻譜純度。因此抑制這些雜散信號是提高合成信號譜質(zhì)的關(guān)鍵。 本文在研究各種抑制DDS雜散技術(shù)的基礎(chǔ)上,提出了中和加擾技術(shù),這可以在很大程度上減小雜散對DDS輸出信號譜質(zhì)的影響。 EP1S808956C6是一款高性能的FPGA芯片,其超強的數(shù)據(jù)處理能力十分適合應(yīng)用于DDS多波形信號源的開發(fā)。在QuartusⅡ平臺下運用Verilog HDL語言和原理圖設(shè)計可以很方便地應(yīng)用各種抑制雜散信號的方法來提高輸出信號的譜質(zhì)。 結(jié)合高速DDS技術(shù)和FPGA兩者的優(yōu)點,本文設(shè)計了一種基于DDS/FPGA的多波形信號源,它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號。使得所設(shè)計的信號源可以適應(yīng)多種不同的工作環(huán)境,給工作帶了方便。
上傳時間: 2013-07-27
上傳用戶:sc965382896
在VTS(Vessel Tramc Services船舶交管系統(tǒng))系統(tǒng)中,雷達信號的處理器的能力己成為制約雷達目標(biāo)錄取、跟蹤處理能力和可靠性以及整個VTS系統(tǒng)工作的主要因素。隨著區(qū)域性VTS的建立,要求將雷達信號以最高的質(zhì)量和最低的代價遠(yuǎn)距離傳輸,而達到這一要求的關(guān)鍵技術(shù)環(huán)節(jié)一雷達信息的壓縮處理也將受到雷達信號預(yù)處理系統(tǒng)的影響。 因此,研究更有效的VTS雷達信號預(yù)處理系統(tǒng)是一項很有價值和實際意義的工作。本文是在前人研究成果的基礎(chǔ)上,面向?qū)嶋H應(yīng)用的需求,主要研究VTS雷達信號預(yù)處理算法的設(shè)計方法和實現(xiàn)手段,設(shè)計完成了一個數(shù)字化的雷達原始信號實時采集與處理系統(tǒng)。 本設(shè)計主要包括雷達信號的采集、雜波抑制處理以及與DSP芯片的信號傳輸。在硬件結(jié)構(gòu)上,本設(shè)計采用FPGA完成信號的采集、CFAR處理和雷達信號檢測器的設(shè)計,將大量的以前需要由DSP芯片來完成的算法移植到FPGA中實現(xiàn),大大減輕了DSP芯片的工作壓力,也減小了系統(tǒng)的體積。 在算法研究中,設(shè)計中重點討論了雜波的抑制方法和目標(biāo)的檢測方法。本文在研究了大量現(xiàn)有的雷達信號雜波抑制及信號檢測的算法的基礎(chǔ)上,比較了各種算法的優(yōu)劣,最終選擇了一種適合本次設(shè)計要求的CFAR算法和雙極點濾波雷達信號檢測器在FPGA中實現(xiàn)。 論文中對設(shè)計中所采用的方法給出了理論分析、試驗仿真結(jié)果和試驗實際調(diào)試結(jié)果。通過本文所述的設(shè)計和實驗,本文設(shè)計的雷達信號預(yù)處理系統(tǒng)對雷達視頻信號的采集與傳輸都有很好的效果,所選用的雜波處理算法對雷達雜波、雨雪雜波和陸地回波都具有較好的抑制作用,能有效地處理雷達雜波中的尖峰成分,使信噪比得到較大改善。
上傳時間: 2013-04-24
上傳用戶:pei5
正弦波逆變器原理圖,網(wǎng)上下載,做了一個,感覺不錯,
上傳時間: 2013-05-24
上傳用戶:s藍(lán)莓汁
基于布里淵散射的分布式光纖傳感器是當(dāng)前國內(nèi)外研究的熱點。本文介紹了基于布里淵散射的分布式光纖傳感器的的原理、應(yīng)用;布里淵時域反射技術(shù)(BOTDR)和布里淵時域分析技術(shù)(BOTDA)的原理。 受激布里淵散射(SBS)的過程中,入射光和散射光滿足耦合振幅方程組。我們對該方程組采用有限差分法進行數(shù)值計算,并用Matlab模擬計算過程,對布里淵散射信號進行分析。 根據(jù)布里淵散射信號的特點,我們采用基于Morlet小波變換的DSP信號算法來處理 BOTDR傳感信號。通過對該算法的核心單元——快速傅立葉變換(FFT)的硬件實現(xiàn),我們在Stratix FPGA上實現(xiàn)了基于Morlet小波變換的DSP算法的硬件電路設(shè)計。 最后,在此基礎(chǔ)上,我們對電路功能進行實際的仿真和驗證,并和Matlab得到結(jié)果進行比較和分析。
標(biāo)簽: Morlet BOTDR 小波分析 信號處理
上傳時間: 2013-07-22
上傳用戶:牛布牛
很多人對EMI知識已經(jīng)有所了解,但是缺乏實際電路的應(yīng)用知識,本手冊由村田制作所提供,對EMI噪聲抑制電路進行了詳細(xì)的描述,有很好的實踐指導(dǎo)意義。
上傳時間: 2013-06-05
上傳用戶:cxl274287265
回波抵消器在免提電話、無線產(chǎn)品、IP電話、ATM語音服務(wù)和電話會議等系統(tǒng)中,都有著重要的應(yīng)用。在不同應(yīng)用場合對回波抵消器的要求并不完全相同,本文主要研究應(yīng)用于電話系統(tǒng)中的電回波抵消器。電回波是由于語音信號在電話網(wǎng)中傳輸時由于阻抗不匹配而產(chǎn)生的。 傳統(tǒng)回波抵消器主要是基于通用DSP處理器實現(xiàn)的,這種回波抵消器在系統(tǒng)實時性要求不高的場合能很好的滿足回波抵消的性能要求,但是在實時性要求較高的場合,其處理速度等性能方面已經(jīng)不能滿足系統(tǒng)高速、實時的需要。現(xiàn)代大容量、高速度的FPGA的出現(xiàn),克服了上訴方案的諸多不足。用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題,且其靈活的可配置特性使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試和硬件升級。 本文研究目標(biāo)是如何在FPGA芯片上實現(xiàn)回波抵消器,完成的主要工作有: (1)深入研究了回波抵消器各模塊算法,包括自適應(yīng)濾波算法、遠(yuǎn)端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產(chǎn)生算法,并實現(xiàn)了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設(shè)計流程與實現(xiàn)方法,并利用硬件描述語言Verilog HDL實現(xiàn)了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環(huán)境下對該系統(tǒng)進行模塊級和系統(tǒng)級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現(xiàn)了該系統(tǒng)。 (4)根據(jù)ITU-T G.168的標(biāo)準(zhǔn)和建議,對設(shè)計進行了大量的主、客測試,各項測試結(jié)果均達到或優(yōu)于G.168的要求。
上傳時間: 2013-06-23
上傳用戶:123啊
共模干擾和差模干擾及其抑制技術(shù),是擴干擾技術(shù)的基礎(chǔ)。
標(biāo)簽: 共模干擾 差模 干擾 抑制技術(shù)
上傳時間: 2013-04-24
上傳用戶:003030
數(shù)字信號處理與噪音抑制Advanced Digital Signal Processing and Noise Reduction,這個是第二版。
標(biāo)簽: 數(shù)字信號處理
上傳時間: 2013-04-24
上傳用戶:Avoid98
擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比,具有很強的抗窄帶干擾,抗多徑干擾,抗人為干擾的能力,并具有信息隱蔽、多址保密通信等優(yōu)點。在近年來得到了迅速的發(fā)展。本論文主要討論和實現(xiàn)了基于FPGA的直接序列擴頻信號的解擴解調(diào)處理。論文對該直擴通信系統(tǒng)和FPGA設(shè)計方法進行了相關(guān)研究,最后用Altera公司的最新的FPGA開發(fā)平臺Quarus Ⅱ5.0實現(xiàn)了相關(guān)設(shè)計。 整個系統(tǒng)分為兩個部分,發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴解調(diào)等模塊。 論文首先介紹了擴頻通信系統(tǒng)的特點以及相關(guān)技術(shù)的國內(nèi)外發(fā)展現(xiàn)狀,并介紹了本論文的研究思路和內(nèi)容。 然后,論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法,結(jié)合實際需要,設(shè)計了一種零中頻DSSS解調(diào)解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析,采用了基于數(shù)字外差調(diào)制的自適應(yīng)陷波器來進行前端窄帶干擾抑制處理,用基于自適應(yīng)門限技術(shù)的滑動相關(guān)捕獲和分時復(fù)用單相關(guān)器跟蹤來改善PN碼同步的性能,用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復(fù)雜度,用改進型CORDIC算法實現(xiàn)NCO來方便的進行擴展。 接著,論文給出了系統(tǒng)總體設(shè)計和發(fā)送及接受子系統(tǒng)的各個功能模塊的實現(xiàn)分析以及在Quartus Ⅱ5.0上的實現(xiàn)細(xì)節(jié),給出了仿真結(jié)果。 然后論文介紹了整個系統(tǒng)的硬件電路設(shè)計和它在真實系統(tǒng)中連機調(diào)試所得到的測試結(jié)果,結(jié)果表明該系統(tǒng)具有性能穩(wěn)定,靈活性好,生產(chǎn)調(diào)試容易,體積小,便于升級等特點并且達到課題各項指標(biāo)的要求。 最后是對論文工作的一些總結(jié)和對今后工作的展望。
標(biāo)簽: FPGA 調(diào)制解調(diào)器
上傳時間: 2013-07-04
上傳用戶:yd19890720
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1