酒店管理系統(tǒng) 用sh編寫的酒店管理系統(tǒng) 畢業(yè)設(shè)計(jì)用的
標(biāo)簽： 管理系統(tǒng) 畢業(yè)設(shè)計(jì) 編寫
上傳時(shí)間： 2017-05-19
上傳用戶：龍飛艇
protel單片機(jī)開發(fā)pcb及sh，好東西，很難找的
標(biāo)簽： protel pcb 單片機(jī)開發(fā)
上傳時(shí)間： 2014-06-17
上傳用戶：Pzj
b ffd dfgdf fd gdfg d gsdgdsg dsg sdg sdg sg sgsd dfhsdfh sh sh sdg sdgh shdxnfvbcvbxf reh g dbbcb cvb dfb dfbxbcb nf bdfdf dfgdfxg
標(biāo)簽： sdg shdxnfvbcvbxf dfhsdfh gsdgdsg
上傳時(shí)間： 2013-12-14
上傳用戶：米卡
sh must bt 20 works at aa time asdg asd ndsq weuwe!!
標(biāo)簽： works weuwe must asdg
上傳時(shí)間： 2013-12-21
上傳用戶：familiarsmile
魔術(shù)方陣3,5,7 可以映出魔術(shù)方陣
標(biāo)簽：
上傳時(shí)間： 2017-06-10
上傳用戶：refent
Renesas SH 7205 Data Sheet
標(biāo)簽： Renesas Sheet 7205 Data
上傳時(shí)間： 2017-06-20
上傳用戶：dreamboy36
二叉樹dsff soih o ijd sh
上傳時(shí)間： 2017-06-28
上傳用戶：wcl168881111111
用TCD1501D驅(qū)動(dòng)器產(chǎn)生CCD驅(qū)動(dòng)的6個(gè)輸出信號(hào)RS、CP、SP、SH以及Φ1、Φ2脈沖
上傳時(shí)間： 2017-08-15
上傳用戶：ywqaxiwang
射頻識(shí)別 (RFID) 是一種自動(dòng)識(shí)別技術(shù)，用於識(shí)別包含某個(gè)編碼標(biāo)簽的任何物體
上傳時(shí)間： 2013-10-29
上傳用戶：star_in_rain
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<nav id="kaes2"></nav>