基于手姿態(tài)的人機交互是以實現(xiàn)自然的人機交互為研究目標，可提高計算機的可操作性，同時使計算機能夠完成更加復雜的任務(wù)。而基于ARM的嵌入式系統(tǒng)具有功耗低、體積小、集成度高等特點，嵌入式與具體應(yīng)用有機地結(jié)合在一起，具有較長的生命周期，能夠根據(jù)特定的需求對軟硬件進行合理剪裁。結(jié)合嵌入式技術(shù)的手姿態(tài)跟蹤設(shè)備能夠?qū)崟r的檢測出人機交互系統(tǒng)中人手的位置與角度等數(shù)據(jù)，并將這些數(shù)據(jù)及時反饋給計算機虛擬系統(tǒng)來進行人機交互，提高跟蹤設(shè)備的可靠性和空間跟蹤精度。 通過對嵌入式開發(fā)過程以及對控制系統(tǒng)構(gòu)成的分析，確定了手姿態(tài)信號輸入方案及系統(tǒng)的軟硬件總體設(shè)計方案。通過對目前流行的眾多嵌入式處理器的研究、分析、比較選擇了S3C2440處理器作為系統(tǒng)開發(fā)硬件核心，詳細介紹了S3C2440的相關(guān)模塊的設(shè)計，包括存儲單元模塊、通信接口模塊、JATG接口電路。同時設(shè)計了系統(tǒng)的外圍電路像系統(tǒng)時鐘電路、電源電路、系統(tǒng)復位電路。 選擇更適合于ARM開發(fā)的Linux系統(tǒng)作為軟件開發(fā)平臺。實現(xiàn)了Linux系統(tǒng)向開發(fā)板的移植、Bootloader的啟動與編譯、設(shè)備驅(qū)動程序的開發(fā)；根據(jù)手姿態(tài)信號輸入方案系統(tǒng)采用分模塊、分層次的方法設(shè)計了系統(tǒng)的應(yīng)用程序——串口通信程序及手姿態(tài)識別子程序。通過分析常用的手姿態(tài)識別算法，系統(tǒng)采用基于神經(jīng)網(wǎng)絡(luò)的動態(tài)時間規(guī)整與模板匹配相結(jié)合的動態(tài)手姿態(tài)識別算法。并依據(jù)相應(yīng)的軟硬件測試方法對系統(tǒng)進行了分模塊調(diào)試及系統(tǒng)的集成。
上傳時間： 2013-07-11
上傳用戶：songyuncen
步步高DV921K DVD機原理詳解維修手冊（MT1369）
上傳時間： 2013-04-24
上傳用戶：KSLYZ
卡爾曼濾波器教程，中文詳解，通俗易懂，18頁-Kalman Filter Directory
上傳時間： 2013-04-24
上傳用戶：牛布牛
49個電路實例詳解 三位數(shù)字顯示電容測試表電路圖 市電電壓雙向越限報警保護器等
標簽： 電路實例
上傳時間： 2013-06-19
上傳用戶：shenglei_353
開關(guān)電源設(shè)計詳解 開關(guān)電源設(shè)計詳解 開關(guān)電源設(shè)計詳解 開關(guān)電源設(shè)計詳解
上傳時間： 2013-04-24
上傳用戶：stewart·
嵌入式Linux系統(tǒng)開發(fā)技術(shù)詳解--基于ARM(完整版) 詳細解讀~！
上傳時間： 2013-07-11
上傳用戶：咔樂塢
隨著糾錯編碼理論研究的不斷深入，糾錯碼的實際應(yīng)用越來越廣泛。卷積碼作為其中重要的一種，已被大多數(shù)通信系統(tǒng)所采用。(2,1,7)卷積碼是一種短約束長度最佳碼，編、譯碼器易于實現(xiàn)，且具有較強的糾錯能力。 本文研究了IEEE 802.11協(xié)議中(2,1,7)卷積碼編碼、交織解交織及其軟判決高速Viterbi譯碼的實現(xiàn)問題。 首先介紹了IEEE 802.11無線局域網(wǎng)標準及規(guī)范，然后介紹了信道編解碼中卷積碼編碼及Viterbi譯碼算法和FPGA 設(shè)計方法，接著通過對(2,1,7)卷積碼特點的具體分析，吸取目前Viterbi譯碼算法和交織解交織算法的優(yōu)點，采取一系列的改進措施，基于FPGA實現(xiàn)了IEEE 802.11信道編解碼及交織和解交織系統(tǒng)。這些改進措施包括采用并行FIFO、改進的ACS 單元、流水式塊處理結(jié)構(gòu)、改進的SMDO方法、雙重交織策略，使得在同樣時鐘速率下，系統(tǒng)的性能大幅度提高。最后將程序下載到Altera公司的Cyclone 系列的FPGA(型號EP1C6Q240C8)器件上進測試，并對測試結(jié)果作了簡單分析。
上傳時間： 2013-05-25
上傳用戶：00.00
本文首先在介紹多用戶檢測技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據(jù)。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術(shù)的接收機結(jié)構(gòu)。 接著，針對WCDMA反向鏈路信道結(jié)構(gòu)，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關(guān)特性和互相關(guān)特性，指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上，給出了解相關(guān)檢測器的數(shù)學公式推導和結(jié)構(gòu)框圖，并仿真研究了用戶數(shù)、擴頻比、信道估計精度等參數(shù)對系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級上的抵消，需要對用戶信號重構(gòu)，因此具有較高的復雜度。在解相關(guān)檢測器的基礎(chǔ)上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級數(shù)等參數(shù)的最佳取值，并進行了算法性能比較。仿真結(jié)果驗證了該算法的有效性。 最后，介紹了WCDMA系統(tǒng)移動臺解復用技術(shù)的硬件實現(xiàn)，在FPGA平臺上分別實現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
本文主要研究了數(shù)字聲音廣播系統(tǒng)(DAB)內(nèi)交織器與解交織器的算法及硬件實現(xiàn)方法。時間交織器與解交織器的硬件實現(xiàn)可以有幾種實現(xiàn)方案，本文對其性能進行了分析比較，選擇了一種工程中實用的設(shè)計方案進行設(shè)計，并將設(shè)計結(jié)果以FPGA設(shè)計驗證。時間解交織器的交織速度、電路面積、占用內(nèi)存、是設(shè)計中主要因素，文中采用了單口SRAM實現(xiàn)，減少了對存儲器的使用，利用lC設(shè)計的優(yōu)化設(shè)計方法來改善電路的面積。硬件實現(xiàn)是采用工業(yè)EDA標準Top-to-Down設(shè)計思想來設(shè)計時間解交織，使用verilogHDL硬件描述語言來描述解交織器，用Cadence Nc-verilog進行仿真，Debussy進行debug，在Altera公司的FPGA開發(fā)板上進行測試，然后用ASIC實現(xiàn)。測試結(jié)果證明：時間解交織器的輸出正確，實現(xiàn)速度較快，占用面積較小。
上傳時間： 2013-04-24
上傳用戶：梧桐
數(shù)字電子技術(shù)基礎(chǔ)閻石第四版課后習題答桉詳解，各章習題解答，Multism 2001使用方法簡要說明。本手冊的使用對象主要是電氣、電子信息類教師，也可供相關(guān)專業(yè)的讀者參考。
上傳時間： 2013-07-04
上傳用戶：xmsmh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
