專輯類----傳感器專輯 RAE氣體傳感器應(yīng)用指指南-21.7M.rar
上傳時(shí)間： 2013-04-24
上傳用戶：lps11188
專輯類-開關(guān)電源相關(guān)專輯-119冊(cè)-749M 剖析切換式電源供應(yīng)器的原理及常用元件規(guī)格.pdf
標(biāo)簽： 元件
上傳時(shí)間： 2013-06-16
上傳用戶：huangzchytems
專輯類-Pro-E教程及相關(guān)資料專輯-134冊(cè)-38.9G Pro_ENGINEER應(yīng)用技巧100問-550頁-16.5M.PDF
標(biāo)簽： Pro_ENGINEER 16.5 100 550
上傳時(shí)間： 2013-04-24
上傳用戶：qin1208
專輯類-多媒體相關(guān)專輯-48個(gè)-11.7G MATLAB-程式設(shè)計(jì)與應(yīng)用-張智星.zip
上傳時(shí)間： 2013-04-24
上傳用戶：yx007699
專輯類-傳感器專輯-87冊(cè)-901M RAE氣體傳感器應(yīng)用指指南-21.7M.zip
上傳時(shí)間： 2013-04-24
上傳用戶：sy_jiadeyi
專輯類-元器件樣本專輯-116冊(cè)-3.03G DIP開關(guān)撥碼開關(guān)編碼開關(guān)指撥開關(guān).pdf
標(biāo)簽： DIP 開關(guān) 撥碼開關(guān)
上傳時(shí)間： 2013-06-12
上傳用戶：Alick
FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能，臺(tái)灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時(shí)間： 2013-08-20
上傳用戶：liuwei6419
脈沖壓縮技術(shù)是指對(duì)雷達(dá)發(fā)射的寬脈沖信號(hào)進(jìn)行調(diào)制(如線性調(diào)頻、非線性調(diào)頻、相位編碼)，并在接收端對(duì)回波寬脈沖信號(hào)進(jìn)行脈沖壓縮處理后得到窄脈沖的實(shí)現(xiàn)過程。脈沖壓縮有效地解決了雷達(dá)作用距離與距離分辨率之間的矛盾，可以在保證雷達(dá)在一定作用距離下提高距離分辨率。\r\n
標(biāo)簽： 調(diào)頻 脈沖 壓縮技術(shù) 寬
上傳時(shí)間： 2013-08-31
上傳用戶：王楚楚
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
具備處理外部模擬信號(hào)功能是很多電子設(shè)備的基本要求。為了將模擬信號(hào)轉(zhuǎn)換為數(shù)字信 號(hào)，就需要藉助A/D 轉(zhuǎn)換器。將A/D 功能和MCU 整合在一起，就可減少電路的元件數(shù)量和 電路板的空間使用。 HT45F23 微控制器內(nèi)建6 通道，12 位解析度的A/D 轉(zhuǎn)換器。在本應(yīng)用說明中，將介紹如何 使用HT45F23 微控制器的A/D 功能。
上傳時(shí)間： 2013-10-27
上傳用戶：nostopper
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
