隨著半導(dǎo)體工藝的飛速發(fā)展和芯片設(shè)計水平的不斷進步，ARM微處理器的性能得到大幅度地提高，同時其芯片的價格也在不斷下降，嵌入式系統(tǒng)以其獨有的優(yōu)勢，己經(jīng)廣泛地滲透到科學(xué)研究和日常生活的各個方面。 本文以ARM7 LPC2132處理器為核心，結(jié)合蓋革一彌勒計數(shù)管對Time-To-Count輻射測量方法進行研究。ARM結(jié)構(gòu)是基于精簡指令集計算機(RISC)原理而設(shè)計的，其指令集和相關(guān)的譯碼機制比復(fù)雜指令集計算機要簡單得多，使用一個小的、廉價的ARM微處理器就可實現(xiàn)很高的指令吞吐量和實時的中斷響應(yīng)。基于ARM7TDMI-S核的LPC2132微處理器，其工作頻率可達到60MHz，這對于Time-To-Count技術(shù)是非常有利的，而且利用LPC2132芯片的定時/計數(shù)器引腳捕獲功能，可以直接讀取TC中的計數(shù)值，也就是說不再需要調(diào)用中斷函數(shù)讀取TC值，從而大大降低了計數(shù)前雜質(zhì)時間。本文是在我?guī)熜謪诬姷摹禩ime-To-Count測量方法初步研究》基礎(chǔ)上，使用了高速的ARM芯片，對基于MCS-51的Time-To-Count輻射測量系統(tǒng)進行了改進，進一步論證了采用高速ARM處理器芯片可以極大的提高G-M計數(shù)器的測量范圍與測量精度。 首先，討論了傳統(tǒng)的蓋革-彌勒計數(shù)管探測射線強度的方法，并指出傳統(tǒng)的脈沖測量方法的不足。然后討論了什么是Time-To-Count測量方法，對Time-To-Count測量方法的理論基礎(chǔ)進行分析。指出Time-To-Count方法與傳統(tǒng)的脈沖計數(shù)方法的區(qū)別，以及采用Time-To-Count方法進行輻射測量的可行性。 接著，詳細論述基于ARM7 LPC2132處理器的Time-To-Count輻射測量儀的原理、功能、特點以及輻射測量儀的各部分接口電路設(shè)計及相關(guān)程序的編制。 最后得出結(jié)論，通過高速32位ARM處理器的使用，Time-To-Count輻射測量儀的精度和量程均得到很大的提高，對于Y射線總量測量，使用了ARM處理器的Time-To-Count輻射測量儀的量程約為20 u R/h到1R/h，數(shù)據(jù)線性程度也比以前的Time-To-CotJnt輻射測量儀要好。所以在使用Time-To-Count方法進行的輻射測量時，如何減少雜質(zhì)時間以及如何提高計數(shù)前時間的測量精度，是決定Time-To-Count輻射測量儀性能的關(guān)鍵因素。實驗用三只相同型號的J33G-M計數(shù)管分別作為探測元件，在100U R/h到lR/h的輻射場中進行試驗.每個測量點測量5次取平均，得出隨著照射量率的增大，輻射強度R的測量值偏小且與輻射真實值之間的誤差也隨之增大。如果將測量誤差限定在10％的范圍內(nèi)，則此儀器的量程范圍為20 u R/h至1R/h，量程跨度近六個數(shù)量級。而用J33型G-M計數(shù)管作常規(guī)的脈沖測量，量程范圍約為50 u R/h到5000 u R/h，充分體現(xiàn)了運用Time-To-Count方法測量輻射強度的優(yōu)越性，也從另一個角度反應(yīng)了隨著計數(shù)前時間的逐漸減小，雜質(zhì)時間在其中的比重越來越大，對測量結(jié)果的影響也就越來越嚴重，盡可能的減小雜質(zhì)時間在Time-To-Count方法輻射測量特別是測量高強度輻射中是關(guān)鍵的。筆者用示波器測出此輻射儀器的雜質(zhì)時間約為6.5 u S，所以在計算定時器值的時候減去這個雜質(zhì)時間，可以增加計數(shù)前時間的精確度。通過實驗得出，在標定儀器的K值時，應(yīng)該在照射量率較低的條件下行，而測得的計數(shù)前時間是否精確則需要在照射量率較高的條件下通過儀器標定來檢驗。這是因為在照射量率較低時，計數(shù)前時間較大，雜質(zhì)時間對測量結(jié)果的影響不明顯，數(shù)據(jù)線斜率較穩(wěn)定，適宜于確定標定系數(shù)K值，而在照射量率較高時，計數(shù)前時間很小，雜質(zhì)時間對測量結(jié)果的影響較大，可以明顯的在數(shù)據(jù)線上反映出來，從而可以很好的反應(yīng)出儀器的性能與量程。實驗證明了Time-To-Count測量方法中最為關(guān)鍵的環(huán)節(jié)就是如何對計數(shù)前時間進行精確測量。經(jīng)過對大量實驗數(shù)據(jù)的分析，得到計數(shù)前時間中的雜質(zhì)時間可分為硬件雜質(zhì)時間和軟件雜質(zhì)時間，并以軟件雜質(zhì)時間為主，通過對程序進行合理優(yōu)化，軟件雜質(zhì)時間可以通過程序的改進而減少，甚至可以用數(shù)學(xué)補償?shù)姆椒▉淼窒瑥亩梢缘玫奖容^精確的計數(shù)前時間，以此得到較精確的輻射強度值。對于本輻射儀，用戶可以選擇不同的工作模式來進行測量，當(dāng)輻射場較弱時，通常采用規(guī)定次數(shù)測量的方式，在輻射場較強時，應(yīng)該選用定時測量的方式。因為，當(dāng)輻射場較弱時，如果用規(guī)定次數(shù)測量的方式，會浪費很多時間來采集足夠的脈沖信號。當(dāng)輻射場較強時，由于輻射粒子很多，產(chǎn)生脈沖的頻率就很高，規(guī)定次數(shù)的測量會加大測量誤差，當(dāng)選用定時測量的方式時，由于時間的相對加長，所以記錄的粒子數(shù)就相對的增加，從而提高儀器的測量精度。通過調(diào)研國內(nèi)外先進核輻射測量儀器的發(fā)展現(xiàn)狀，了解到了目前最新的核輻射總量測量技術(shù)一Time-To-Count理論及其應(yīng)用情況。論證了該新技術(shù)的理論原理，根據(jù)此原理，結(jié)合高速處理器ARM7 LPC2132，對以G-計數(shù)管為探測元件的Time-To-Count輻射測量儀進行設(shè)計。論文以實驗的方法論證了Time-To-Count原理測量核輻射方法的科學(xué)性，該輻射儀的量程和精度均優(yōu)于以前以脈沖計數(shù)為基礎(chǔ)理論的MCS-51核輻射測量儀。該輻射儀具有量程寬、精度高、易操作、用戶界面友好等優(yōu)點。用戶可以定期的對儀器的標定，來減小由于電子元件的老化對低儀器性能參數(shù)造成的影響，通過Time-To-Count測量方法的使用，可以極大拓寬G-M計數(shù)管的量程。就儀器中使用的J33型G-M計數(shù)管而言，G-M計數(shù)管廠家參考線性測量范圍約為50 u R/h到5000 u R/h，而用了Time-To-Count測量方法后，結(jié)合高速微處理器ARM7 LPC2132，此核輻射測量儀的量程為20 u R/h至1R/h。在允許的誤差范圍內(nèi)，核輻射儀的量程比以前基于MCS-51的輻射儀提高了近200倍，而且精度也比傳統(tǒng)的脈沖計數(shù)方法要高，測量結(jié)果的線性程度也比傳統(tǒng)的方法要好。G-M計數(shù)管的使用壽命被大大延長。 綜上所述，本文取得了如下成果：對國內(nèi)外Time-To-Count方法的研究現(xiàn)狀進行分析，指出了Time-To-Count測量方法的基本原理，并對Time-T0-Count方法理論進行了分析，推導(dǎo)出了計數(shù)前時間和兩個相鄰輻射粒子時間間隔之間的關(guān)系，從數(shù)學(xué)的角度論證了Time-To-Count方法的科學(xué)性。詳細說明了基于ARM 7 LPC2132的Time-To-Count輻射測量儀的硬件設(shè)計、軟件編程的過程，通過高速微處理芯片LPC2132的使用，成功完成了對基于MCS-51單片機的Time-To-Count測量儀的改進。改進后的輻射儀器具有量程寬、精度高、易操作、用戶界面友好等特點。本論文根據(jù)實驗結(jié)果總結(jié)出了Time-To-Count技術(shù)中的幾點關(guān)鍵因素，如：處理器的頻率、計數(shù)前時間、雜質(zhì)時間、采樣次數(shù)和測量時間等，重點分析了雜質(zhì)時間的組成以及引入雜質(zhì)時間的主要因素等，對國內(nèi)核輻射測量儀的研究具有一定的指導(dǎo)意義。
標簽： TimeToCount ARM 輻射測量儀
上傳時間： 2013-06-24
上傳用戶：pinksun9
地鐵信號設(shè)備中輸入輸出設(shè)備是信號邏輯和現(xiàn)場設(shè)備之間的接口，有著四高（高安全，高可靠，高可維護，高可用）要求，目前信號系統(tǒng)廠家的傳統(tǒng)做法是整個信號系統(tǒng)產(chǎn)品由一家公司來完成，可是隨著技算機技術(shù)的快速發(fā)展，邏輯部份目前已可以采用通用COTS產(chǎn)品，而輸入輸出部分還是需要各個信號廠家自己設(shè)計和生產(chǎn)，因此設(shè)計出一款通用型的輸入輸出控制器已成地鐵行業(yè)的發(fā)展方向。 為了滿足以上要求，本文從實際應(yīng)用角度出發(fā)，使信號系統(tǒng)的產(chǎn)品更加的開放透明，設(shè)計出基于ARM的地鐵用安全型的智能I/O，從而使信號系統(tǒng)設(shè)計可以方便地和現(xiàn)場信號設(shè)備接口。 在硬件上采用冗余設(shè)計，以ARM為主處理器，整個系統(tǒng)無單點硬件故障，采集部分采用動態(tài)異或輸入設(shè)計，驅(qū)動部分采用安全驅(qū)動設(shè)計。 基于ARM的地鐵用安全智能I/O嚴格遵循歐洲鐵路信號產(chǎn)品的標準，使系統(tǒng)的安全性，可靠性，可用性和可維護性有了充分的保障。 本文主要介紹了地鐵用安全型智能I/O控制器的設(shè)計和實現(xiàn)，包括設(shè)計思想，具體實施，硬件和軟件的設(shè)計等。
上傳時間： 2013-06-12
上傳用戶：ljthhhhhh123
萬用表檢修彩色電視機開關(guān)電源，可以輕松學(xué)會維修電視機
標簽： 萬用表 檢修 彩色電視機 開關(guān)電源
上傳時間： 2013-08-02
上傳用戶：vendy
本文首先在介紹多用戶檢測技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據(jù)。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術(shù)的接收機結(jié)構(gòu)。 接著，針對WCDMA反向鏈路信道結(jié)構(gòu)，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關(guān)特性和互相關(guān)特性，指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上，給出了解相關(guān)檢測器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖，并仿真研究了用戶數(shù)、擴頻比、信道估計精度等參數(shù)對系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級上的抵消，需要對用戶信號重構(gòu)，因此具有較高的復(fù)雜度。在解相關(guān)檢測器的基礎(chǔ)上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級數(shù)等參數(shù)的最佳取值，并進行了算法性能比較。仿真結(jié)果驗證了該算法的有效性。 最后，介紹了WCDMA系統(tǒng)移動臺解復(fù)用技術(shù)的硬件實現(xiàn)，在FPGA平臺上分別實現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設(shè)計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時,最終滿足設(shè)計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
SignalTap II 內(nèi)嵌邏輯分析儀是Altera 公司Quartus II 軟件中內(nèi)嵌的一種調(diào)試程序,通過把一段執(zhí)行邏輯分析功能 的代碼和客戶的設(shè)計組合在一起編譯、布局布線,完成傳統(tǒng)邏輯分析儀的功能。介紹了SignalTap II 的基本內(nèi)容、實現(xiàn)原理以及 在實際工程中的應(yīng)用環(huán)境。結(jié)合ATM交換矩陣的設(shè)計實例,詳細闡述了用SignalTapII 對FPGA 調(diào)試的具體方法和調(diào)試步驟, 以及在工程中的使用全過程。分析比較了該方法與傳統(tǒng)的外置式邏輯分析儀的優(yōu)劣,對SignalTap II 應(yīng)用條件進行了闡述。
標簽： SignalTapII FPGA 邏輯分析儀 調(diào)試
上傳時間： 2013-07-13
上傳用戶：古谷仁美
最新MDK注冊機（mdk4.13）保用到2022年
上傳時間： 2013-05-18
上傳用戶：gzming
第三代移動通信系統(tǒng)及技術(shù)是目前通信領(lǐng)域的研究熱點。本系統(tǒng)采用了第三代移動通信系統(tǒng)的部分關(guān)鍵技術(shù)，采用直接序列擴頻方式實現(xiàn)多路寬帶信號的碼分復(fù)用傳輸。在系統(tǒng)設(shè)計中，我們綜合考慮了系統(tǒng)性能要求，功能實現(xiàn)復(fù)雜度與系統(tǒng)資源利用率，選擇了并行導(dǎo)頻體制、串行滑動相關(guān)捕獲方式、延遲鎖相環(huán)跟蹤機制、導(dǎo)頻信道估計方案和相干解擴方式，并在Quartus軟件平臺上采用VHDL語言，在FPGA芯片CycloneEP1C12Q240C8上完成了系統(tǒng)設(shè)計。通過對硬件測試板的測試表明文中介紹的方案和設(shè)計方法是可行和有效的。并在測試的基礎(chǔ)上對系統(tǒng)提出了改進意見。
標簽： FPGA 多路 分 通信系統(tǒng)
上傳時間： 2013-06-27
上傳用戶：fzy309228829
8051處理器自誕生起近30年來，一直都是嵌入式應(yīng)用的主流處理器，不同規(guī)模的805l處理器涵蓋了從低成本到高性能、從低密度到高密度的產(chǎn)品。該處理器極具靈活性，可讓開發(fā)者自行定義部分指令，量身訂制所需的功能模塊和外設(shè)接口，而且有標準版和經(jīng)濟版等多種版本可供選擇，可讓設(shè)計人員各取所需，實現(xiàn)更高性價比的結(jié)構(gòu)。如此多的優(yōu)越性使得8051處理器牢固地占據(jù)著龐大的應(yīng)用市場，因此研究和發(fā)展8051及與其兼容的接口具有極大的應(yīng)用前景。在眾多8051的外設(shè)接口中，I2C總線接口扮演著重要的角色。通用的12C接口器件，如帶12C總線的RAM，ROM，AD／DA，LCD驅(qū)動器等，越來越多地應(yīng)用于計算機及自動控制系統(tǒng)中。因此，本論文的根本目的就是針對如何在8051內(nèi)核上擴展I2C外設(shè)接口進行較深入的研究。 本課題項目采用可編程技術(shù)來開發(fā)805l核以及12C接口。由于8051內(nèi)核指令集相容，我們能借助在現(xiàn)有架構(gòu)方面的經(jīng)驗，發(fā)揮現(xiàn)有的大量代碼和工具的優(yōu)勢，較快地完成設(shè)計。在8051核模塊里，我們主要實現(xiàn)中央處理器、程序存儲器、數(shù)據(jù)存儲器、定時／計數(shù)器、并行接口、串行接口和中斷系統(tǒng)等七大單元及數(shù)據(jù)總線、地址總線和控制總線等三大總線，這些都是標準8051核所具有的模塊。在其之上我們再嵌入12C的串行通信模塊，采用自下而上的方法，逐次實現(xiàn)一位的收發(fā)、一個字節(jié)的收發(fā)、一個命令的收發(fā)，直至實現(xiàn)I2C的整個通信協(xié)議。 8051核及I2C總線的研究通過可編程邏輯器件和一塊外圍I2C從設(shè)備TMPl01來驗證。本課題的最終目的是可編程邏輯器件實現(xiàn)的8051核成功并高效地控制擴展的12C接口與從設(shè)備TMPl01通信。 用EP2C35F672C6芯片開發(fā)的12C接口，數(shù)據(jù)的傳輸速率由該芯片嵌入8051微處理的時鐘頻率決定。經(jīng)測試其傳輸速率可達普通速率和快速速率。 目前集成了該12C接口的8051核已經(jīng)在工作中投入使用，主要用于POS設(shè)備的用戶數(shù)據(jù)加密及對設(shè)備溫度的實時控制。雖然該設(shè)備尚未大批量投產(chǎn)，但它已成功通過PCI(PaymentCardIndustry)協(xié)會認證。
上傳時間： 2013-06-18
上傳用戶：731140412
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現(xiàn)方法，并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設(shè)計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復(fù)用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺，并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了．ASI接口，主要分析了位同步的實現(xiàn)過程，實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口，提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進行改進。 ●完成部分PCB版圖設(shè)計，并進行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進行合理劃分，硬件平臺及接口采用Verilog語言實現(xiàn)，PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活，且軟件設(shè)計與硬件設(shè)計可同時進行，極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達到了預(yù)期的性能和技術(shù)指標。
上傳時間： 2013-06-10
上傳用戶：01010101
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
