本文介紹了一種采用單片F(xiàn)PGA 芯片進行出租車計費器的設(shè)計方法，主要闡述如何使用新興的EDA 器件取代傳統(tǒng)的電子設(shè)計方法，利用FPGA 的可編程性，簡潔而又多變的設(shè)計方法，縮短了研發(fā)周期，同時使出租車計費器體積更小功能更強大。本設(shè)計不僅實現(xiàn)了出租車計費器所需的一些基本功能，同時考慮到出租車行業(yè)的一些特殊性，更注重了把一些新的思路加入到設(shè)計中。主要包括采用了FPGA 芯片，使用VHDL 語言進行編程，使其具有了更強的移植性，更加利于產(chǎn)品升級；利用LCD 液晶顯示取代了傳統(tǒng)的LED顯示，使其在顯示時更靈活多變，可以按需要改變顯示內(nèi)容而不拘泥于硬件； 靈活的計價標準設(shè)定使得油價波動等成本因數(shù)和出租車價格聯(lián)動成為可能； 同時也增加了統(tǒng)計功能、密碼設(shè)定、超速警報、路橋費等新的功能使得本設(shè)計更加具有實用價值。
上傳時間： 2013-08-02
上傳用戶：sardinescn
遙感圖像在人類生活和軍事領(lǐng)域的應(yīng)用日益廣泛，適合各種要求的遙感圖像編碼技術(shù)具有重要的現(xiàn)實意義。基于小波變換的內(nèi)嵌編碼技術(shù)已成為當前靜止圖像編碼領(lǐng)域的主流，其中就包括基于分層樹集合分割排序(Set Partitioning inHierarchical Trees，SPIHT)的內(nèi)嵌編碼算法。這種算法具有碼流可隨機獲取以及良好的恢復(fù)圖像質(zhì)量等特性，因此成為實際應(yīng)用中首選算法。隨著對圖像編碼技術(shù)需求的不斷增長，尤其是在軍事應(yīng)用領(lǐng)域如衛(wèi)星偵察等方面，這種編碼算法亟待轉(zhuǎn)換為可應(yīng)用的硬件編碼器。 在靜止圖像編碼領(lǐng)域，高性能的圖像編碼器設(shè)計一直是相關(guān)研究人員不懈追求的目標。本文針對靜止圖像編碼器的設(shè)計作了深入研究，并致力于高性能的圖像編碼算法實現(xiàn)結(jié)構(gòu)的研究，提出了具有創(chuàng)新性的降低計算量、存儲量，提高壓縮性能的算法實現(xiàn)結(jié)構(gòu)，并成功應(yīng)用于圖像編碼硬件系統(tǒng)中。這個方案還支持壓縮比在線可調(diào)，即在不改變硬件框架的條件下可按用戶要求實現(xiàn)16倍到2倍的壓縮，以適應(yīng)不同的應(yīng)用需求。本文所做的工作包括了兩個部分。 1．一種基于行的實時提升小波變換實現(xiàn)結(jié)構(gòu)：該結(jié)構(gòu)同時處理行變換和列變換，并且在圖像邊界采用對稱擴展輸出邊界數(shù)據(jù)，使得圖像小波變換時間與傳統(tǒng)的小波變換相比提高了將近2.6倍，提高了硬件系統(tǒng)的實時性。該結(jié)構(gòu)還合理地利用和調(diào)度內(nèi)部緩沖器，不需要外部緩沖器，大大降低了硬件系統(tǒng)對存儲器的要求。 2．一種采用左遍歷的比特平面并行SPIHT編碼結(jié)構(gòu)：在該編碼結(jié)構(gòu)中，空間定位生成樹采用深度優(yōu)先遍歷方式，比特平面同時處理極大地提高了編碼速度。
上傳時間： 2013-06-17
上傳用戶：abc123456.
本文設(shè)計和實現(xiàn)了基于FPGA的數(shù)字下變頻器DDC，用于寬帶數(shù)字中頻軟件無線電接收機中。采用自上向下的模塊化設(shè)計方法，將DDC的功能劃分為基本單元，實現(xiàn)這些功能模塊并組成模塊庫。在具體應(yīng)用時，優(yōu)化配置各個模塊來滿足具體無線通信系統(tǒng)性能的要求。這樣做比傳統(tǒng)ASIC數(shù)字下變頻器具有更好的可編程性和靈活性，從而滿足不同的工程設(shè)計需求。 首先闡述了軟件無線電中關(guān)鍵的數(shù)字信號處理技術(shù)，包括中頻處理中的下變頻技術(shù)、抽取技術(shù)以及帶通采樣技術(shù)。利用MATLAB的Simulink完成了對系統(tǒng)的設(shè)計與仿真，驗證了設(shè)計的正確性。之后用QuartusII進行了基于FPGA抽取濾波器和NCO等關(guān)鍵模塊的設(shè)計，編譯后進行了時序仿真，最后在PCB板上實現(xiàn)了實際電路并應(yīng)用于工程項目中。
標簽： FPGA 數(shù)字下變頻
上傳時間： 2013-08-05
上傳用戶：lishuoshi1996
隨著多媒體編碼技術(shù)的發(fā)展，視頻壓縮標準在很多領(lǐng)域都得到了成功應(yīng)用，如視頻會議(H.263)、DVD(MPEG-2)、機頂盒(MPEG-2)等等，而網(wǎng)絡(luò)帶寬的不斷提升和高效視頻壓縮技術(shù)的發(fā)展使人們逐漸把關(guān)注的焦點轉(zhuǎn)移到了寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)上來。帶寬的增加為流式媒體的發(fā)展鋪平了道路，而高效的視頻壓縮標準的出臺則是流媒體技術(shù)發(fā)展的關(guān)鍵。H.264/AVC是由國際電信聯(lián)合會和國際標準化組織共同發(fā)展的下一代視頻壓縮標準之一。新標準中采用了新的視頻壓縮技術(shù)，如多模式幀間預(yù)測、1/4像素精度預(yù)測、整數(shù)DCT變換、變塊尺寸運動補償、基于上下文的二元算術(shù)編碼(CABAC)、基于上下文的變長編碼(CAVLC)等等，這些技術(shù)的采用大大提高了視頻壓縮的效率，更有利于寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)的實現(xiàn)。 本文主要根據(jù)視頻會議應(yīng)用的需要對JM8.6代碼進行優(yōu)化，目標是實現(xiàn)基于Baseline的低復(fù)雜度的CIF編碼器，并對部分功能模塊進行電路設(shè)計。在設(shè)計方法上采用自頂向下的設(shè)計方法，首先對H.264編碼器的C代碼和算法進行優(yōu)化，并對優(yōu)化后的結(jié)果進行測試比較，結(jié)果顯示在圖像質(zhì)量沒有明顯降低的情況下，H.264編碼器編碼CIF格式視頻每秒達到15幀以上，滿足了視頻會議應(yīng)用的實時性要求。然后，以C模型為參考對H.264編碼器的部分功能模塊電路進行設(shè)計。采用Verilog HDL實現(xiàn)了這些模塊，并在Quartus Ⅱ中進行了綜合、仿真、驗證。主要完成了Zig-zag掃描和CAVLC模塊的設(shè)計，詳細說明模塊的工作原理和過程，然后進行多組的仿真測試，結(jié)果與C模型相應(yīng)部分的結(jié)果一致，證明了設(shè)計的正確性。
上傳時間： 2013-06-11
上傳用戶：kjgkadjg
回波抵消器在免提電話、無線產(chǎn)品、IP電話、ATM語音服務(wù)和電話會議等系統(tǒng)中，都有著重要的應(yīng)用。在不同應(yīng)用場合對回波抵消器的要求并不完全相同，本文主要研究應(yīng)用于電話系統(tǒng)中的電回波抵消器。電回波是由于語音信號在電話網(wǎng)中傳輸時由于阻抗不匹配而產(chǎn)生的。 傳統(tǒng)回波抵消器主要是基于通用DSP處理器實現(xiàn)的，這種回波抵消器在系統(tǒng)實時性要求不高的場合能很好的滿足回波抵消的性能要求，但是在實時性要求較高的場合，其處理速度等性能方面已經(jīng)不能滿足系統(tǒng)高速、實時的需要。現(xiàn)代大容量、高速度的FPGA的出現(xiàn)，克服了上訴方案的諸多不足。用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試和硬件升級。 本文研究目標是如何在FPGA芯片上實現(xiàn)回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應(yīng)濾波算法、遠端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產(chǎn)生算法，并實現(xiàn)了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設(shè)計流程與實現(xiàn)方法，并利用硬件描述語言Verilog HDL實現(xiàn)了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環(huán)境下對該系統(tǒng)進行模塊級和系統(tǒng)級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現(xiàn)了該系統(tǒng)。 (4)根據(jù)ITU-T G．168的標準和建議，對設(shè)計進行了大量的主、客測試，各項測試結(jié)果均達到或優(yōu)于G．168的要求。
上傳時間： 2013-06-23
上傳用戶：123啊
隨著數(shù)字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片，在電子設(shè)計行業(yè)深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現(xiàn)對四路I/Q信號的調(diào)制，輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展狀況、國內(nèi)國際的數(shù)字電視標準，并詳細介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標準格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計，其中包括詳細研究了FPGA與AD9857的電路設(shè)計、在allegro下的PCB設(shè)計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標測試。 最終系統(tǒng)指標測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達到了國標的要求。
上傳時間： 2013-07-05
上傳用戶：leehom61
基于fpga的JPEG編解碼器設(shè)計，采用流水線優(yōu)化解決時間并行性問題，提高DCT/IDCT模塊的運行速度。
上傳時間： 2013-08-31
上傳用戶：taa123456
dsp下載器cpld程序\r\n感興趣的朋友可以下來
上傳時間： 2013-09-02
上傳用戶：tedo811
給出了一種快速設(shè)計任意弱耦合非對稱漸變線定向耦合器的方法，以線性漸變?yōu)榛A(chǔ)，通過仿真優(yōu)化獲取最優(yōu)漸變，擺脫了傳統(tǒng)方法中的復(fù)雜運算。為改善定向耦合器在頻率高端的定向性，在結(jié)構(gòu)上引入了鋸齒加載。設(shè)計了一個帶寬為0.5GHz到20GHz，耦合度為-25dB的定向耦合器，利用三維電磁仿真軟件HFSS進行了結(jié)果驗證。
上傳時間： 2013-10-21
上傳用戶：GeekyGeek
本電路提供一種擴展AD7745/AD7746容性輸入范圍的方法。同時，還說明如何充分利用片內(nèi)CapDAC，使范圍擴展系數(shù)最小，從而優(yōu)化電路，實現(xiàn)最佳性能。AD7745具有一個電容輸入通道，AD7746則有兩個通道。每個通道均可配置為單端輸入或差分輸入方式。
上傳時間： 2013-11-21
上傳用戶：天誠24
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
