根據(jù)交通部公布的數(shù)據(jù)，交通事故呈逐年上升趨勢(shì)，交通事故不僅給公民的財(cái)產(chǎn)造成了損失，而且給公民的人身安全也會(huì)造成威脅。因此如何更好地避免交通事故成為一個(gè)焦點(diǎn)課題，汽車安全系統(tǒng)更是成為汽車生產(chǎn)商和研究機(jī)構(gòu)的研究熱點(diǎn)。 當(dāng)前汽車安全系統(tǒng)有兩大種類：一是被動(dòng)式安全系統(tǒng)。例如：安全帶，安全氣囊等。二是主動(dòng)式安全系統(tǒng)。主動(dòng)安全系統(tǒng)又分為主動(dòng)被動(dòng)式和主動(dòng)自動(dòng)式。前者有ABS等。后者有汽車自動(dòng)防撞系統(tǒng)和倒車?yán)走_(dá)等。 本文采用激光測(cè)距系統(tǒng)，開發(fā)一種汽車在高速公路上行駛的主動(dòng)式防撞系統(tǒng)，本文的重點(diǎn)是開發(fā)測(cè)距預(yù)警系統(tǒng)，采用專門的激光測(cè)距芯片和接收芯片，并采用FPGA(Filed Programmable Gate Array)作為主控芯片，對(duì)前車進(jìn)行有效的監(jiān)控，根據(jù)檢測(cè)得到的數(shù)據(jù)，實(shí)時(shí)提出建議和報(bào)警，提醒駕駛員減速或者采取制動(dòng)措施，從而達(dá)到預(yù)防追尾碰撞的目的。本文工作主要有以下幾個(gè)方面： 1) 在比較分析激光、雷達(dá)和毫米波等測(cè)距方法的基礎(chǔ)上，根據(jù)市場(chǎng)需求及潛在用戶分析，確定采用激光脈沖測(cè)距方式。針對(duì)激光脈沖測(cè)距存在的技術(shù)難題，提出以FPGA作為系統(tǒng)核心控制模塊的測(cè)距系統(tǒng)設(shè)計(jì)方案。 2) 根據(jù)對(duì)車載動(dòng)態(tài)測(cè)距系統(tǒng)測(cè)量精度、測(cè)量頻率和測(cè)量范圍的基本要求，結(jié)合脈沖激光測(cè)距的特點(diǎn)，提出采用多頭脈沖激光測(cè)距和多周期脈沖測(cè)量的技術(shù)方案。該方案可有效提高系統(tǒng)測(cè)距精度和測(cè)量范圍，降低系統(tǒng)成本。 3) 基于上述方案，完成了基于FPGA的多頭脈沖激光測(cè)距系統(tǒng)的各功能模塊的詳細(xì)設(shè)計(jì)、功能仿真、綜合優(yōu)化及板級(jí)測(cè)試實(shí)驗(yàn)。實(shí)驗(yàn)表明，各主要功能模塊基本達(dá)到預(yù)期設(shè)計(jì)要求，為測(cè)距系統(tǒng)的后期開發(fā)奠定了基礎(chǔ)。 4) 完成了激光測(cè)距傳感器外圍光電轉(zhuǎn)換電路、電源轉(zhuǎn)換電路及通訊接口的設(shè)計(jì)、制作、安裝及實(shí)驗(yàn)室調(diào)試。 5) 最后對(duì)論文研究工作進(jìn)行了總結(jié)，提出了系統(tǒng)的不足之處和進(jìn)一步研究工作的方向。
標(biāo)簽： FPGA 激光測(cè)距系統(tǒng)
上傳時(shí)間： 2013-05-27
上傳用戶：yatouzi118
隨著科學(xué)技術(shù)的不斷發(fā)展，視頻圖像處理的應(yīng)用越來越廣泛，各種圖像處理算法日趨成熟，相關(guān)的硬件技術(shù)更是不斷推陳出新。現(xiàn)代大規(guī)模集成電路VLSI技術(shù)的迅猛發(fā)展為視頻圖像處理技術(shù)提供了硬件基礎(chǔ)。其中，現(xiàn)場(chǎng)可編程門陣列FPGA用于嵌入式視頻圖像處理有其獨(dú)特優(yōu)勢(shì)。FPGA高性能、高集成度、低功耗的特點(diǎn)不僅使其具備高速CPU的性能，而且其可編程性使得設(shè)計(jì)者可以方便的通過對(duì)邏輯結(jié)構(gòu)的修改和配置，完成對(duì)系統(tǒng)的升級(jí)。 本文根據(jù)FPGA的并行處理特點(diǎn)，以及其在實(shí)時(shí)圖像處理方面的優(yōu)勢(shì)，進(jìn)行了基于FPGA的全景圖像處理系統(tǒng)的設(shè)計(jì)。在設(shè)計(jì)過程中，廣泛查閱了相關(guān)資料，通過分析系統(tǒng)的功能，進(jìn)行具體器件的選型，最后確定紅色颶風(fēng)Ⅱ代開發(fā)板及其擴(kuò)展板作為本系統(tǒng)的硬件開發(fā)平臺(tái)。然后通過編寫相應(yīng)的驅(qū)動(dòng)程序(I2C總線控制器、SDRAM控制器)，應(yīng)用程序(視頻數(shù)據(jù)接收與存儲(chǔ)邏輯模塊)，實(shí)現(xiàn)系統(tǒng)圖像采集、存儲(chǔ)的功能。本文的所有邏輯模塊均采用Verilog HDL語言進(jìn)行描述設(shè)計(jì)。 本文最后對(duì)系統(tǒng)進(jìn)行了調(diào)試。經(jīng)實(shí)驗(yàn)驗(yàn)證，系統(tǒng)達(dá)到了圖像實(shí)時(shí)采集、存儲(chǔ)的功能，能進(jìn)行正確可靠的工作。該系統(tǒng)為后續(xù)的圖像處理打下了堅(jiān)實(shí)的基礎(chǔ)，同時(shí)整個(gè)系統(tǒng)的邏輯模塊資源消耗只占FPGA(EP1C12)的百分之幾，剩余資源還可以來用作一些硬件算法。
標(biāo)簽： FPGA 全景圖像 處理系統(tǒng)
上傳時(shí)間： 2013-07-02
上傳用戶：lh25584
偏移正交相移鍵控(OQPSK：Offset Quadrature Phase Shift Keying)調(diào)制技術(shù)是一種恒包絡(luò)調(diào)制技術(shù)，具有頻譜利用率高、頻譜特性好等特點(diǎn)，廣泛應(yīng)用于衛(wèi)星通信和移動(dòng)通信領(lǐng)域。 論文以某型偵收設(shè)備中OQPSK解調(diào)器的全數(shù)字化為研究背景，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的全數(shù)字OQPSK調(diào)制解調(diào)器，其中調(diào)制器主要用于仿真未知信號(hào)，作為測(cè)試信號(hào)源。論文研究了全數(shù)字OQPSK調(diào)制解調(diào)的基本算法，包括成形濾波器、NCO模型、載波恢復(fù)、定時(shí)恢復(fù)等；完成了整個(gè)調(diào)制解調(diào)算法的MATLAB仿真。在此基礎(chǔ)上，采用VHDL硬件描述語言在Xilinx公司ISE7.1開發(fā)環(huán)境下設(shè)計(jì)并實(shí)現(xiàn)了各個(gè)算法模塊，并在硬件平臺(tái)上加以實(shí)現(xiàn)。通過實(shí)際現(xiàn)場(chǎng)測(cè)試，實(shí)現(xiàn)了對(duì)所偵收信號(hào)的正確解調(diào)。論文還實(shí)現(xiàn)了解調(diào)器的百兆以太網(wǎng)接口，使得系統(tǒng)可以方便地將解調(diào)數(shù)據(jù)發(fā)送給計(jì)算機(jī)進(jìn)行后續(xù)處理。
標(biāo)簽： OQPSK FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-05-19
上傳用戶：zl123！@#
眾所周知，信息傳輸?shù)暮诵膯栴}是有效性和可靠性，調(diào)制解調(diào)技術(shù)的發(fā)展正是體現(xiàn)了這一思想。從最早的模擬調(diào)幅調(diào)頻技術(shù)的日益完善，到現(xiàn)在數(shù)字調(diào)制技術(shù)的廣泛運(yùn)用，使得信息的傳輸更為有效和可靠。QAM調(diào)制作為一種新的調(diào)制技術(shù)，因其具有很高的頻帶利用率而得到了廣泛的應(yīng)用。 本文對(duì)基于FPGA的16QAM調(diào)制解調(diào)進(jìn)行了討論和研究。首先對(duì)16QAM調(diào)制解調(diào)原理進(jìn)行了闡述，建立了16QAM調(diào)制解調(diào)系統(tǒng)的數(shù)學(xué)模型，然后通過分析提出了基于FPGA的16QAM調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)方案。最后編寫Verilog代碼實(shí)現(xiàn)了算法仿真。 FPGA芯片采用的是Altera公司的大規(guī)模集成電路芯片Cyclone系列的EPlC20F32417，并通過軟件編程對(duì)其進(jìn)行了相關(guān)調(diào)試。文中詳細(xì)介紹了基帶成形濾波器、載波恢復(fù)和定時(shí)同步的基本原理及其設(shè)計(jì)方法。首先用Matlab對(duì)整個(gè)16QAM系統(tǒng)進(jìn)行了軟件仿真；然后用硬件描述語言Verilog HDL在QuartusⅡ環(huán)境下完成了系統(tǒng)關(guān)鍵算法的編寫、行為仿真和綜合，最后詳細(xì)闡述了異步串口(UART)的FPGA實(shí)現(xiàn)，把我們編寫的Verilog程序下載到EPlC20F32417芯片上效果很好。
標(biāo)簽： FPGA QAM 調(diào)制解調(diào) 技術(shù)研究
上傳時(shí)間： 2013-06-12
上傳用戶：q123321
多普勒計(jì)程儀是根據(jù)聲波在水中的多普勒效應(yīng)原理而制成的一種精密測(cè)速和計(jì)算航程的儀器，它是船用導(dǎo)航設(shè)備的重要組成之一。針對(duì)于多普勒計(jì)程儀的核心問題——頻率估計(jì)，本文提出了一種基于FPGA實(shí)現(xiàn)的多普勒測(cè)頻方案，它具有抗干擾能力強(qiáng)、運(yùn)算速度快等特點(diǎn)。本論文主要是圍繞系統(tǒng)的測(cè)頻方案的設(shè)計(jì)與實(shí)現(xiàn)展開的。 本文主要研究工作包括：設(shè)計(jì)和調(diào)試基于FPGA的多普勒測(cè)頻系統(tǒng)的硬件電路；通過對(duì)測(cè)頻算法的研究，采用VHDL語言設(shè)計(jì)和實(shí)現(xiàn)系統(tǒng)的測(cè)頻算法和其它接口控制程序，并通過軟件仿真，測(cè)試設(shè)計(jì)的正確性。 測(cè)頻系統(tǒng)的硬件電路設(shè)計(jì)是本論文工作的主要部分之一，也是基于FPGA的多普勒測(cè)頻系統(tǒng)的核心部分。整個(gè)系統(tǒng)以FPGA作為主處理器，完成系統(tǒng)中所有的數(shù)字信號(hào)處理和外圍接口控制，同時(shí)，基于FPGA豐富的片內(nèi)可編程邏輯資源和外部I/O資源，系統(tǒng)還擴(kuò)展了豐富的通信接口(UART、USB和以太網(wǎng)接口)和顯示電路(LCD和LED)，使系統(tǒng)便于與PC機(jī)進(jìn)行數(shù)據(jù)交換和控制。 系統(tǒng)的軟件實(shí)現(xiàn)是本文工作的另一重要部分。本文通過對(duì)測(cè)頻算法的研究，完成了基于VHDL實(shí)現(xiàn)的過零檢測(cè)法和FFT算法，同時(shí)也實(shí)現(xiàn)了對(duì)接收機(jī)信號(hào)的自動(dòng)增益控制、信號(hào)采集和與計(jì)算機(jī)的通信功能等。
標(biāo)簽： FPGA 多普勒 測(cè)頻 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：121212121212
數(shù)字射頻存儲(chǔ)器(Digital Radio FreqlJencyr：Memory DRFM)具有對(duì)射頻信號(hào)和微波信號(hào)的存儲(chǔ)、處理及傳輸能力，已成為現(xiàn)代雷達(dá)系統(tǒng)的重要部件。現(xiàn)代雷達(dá)普遍采用了諸如脈沖壓縮、相位編碼等更為復(fù)雜的信號(hào)處理技術(shù)，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應(yīng)用于電子對(duì)抗領(lǐng)域作為射頻頻率源。目前，國(guó)內(nèi)外對(duì)DRFM技術(shù)的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲(chǔ)容量等方面，還不能滿足現(xiàn)代雷達(dá)信號(hào)處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理，在現(xiàn)有的研究基礎(chǔ)上提出了一種便于工程實(shí)現(xiàn)的設(shè)計(jì)方法，給出了基于現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array FPGA)實(shí)現(xiàn)的幅度量化DRFM設(shè)計(jì)方案。本方案的采樣率為1 GHz、采樣精度12位，具體實(shí)現(xiàn)是采用4個(gè)采樣率為250 MHz的ADC并行交替等效時(shí)間采樣以達(dá)到1 GHz的采樣率。單通道內(nèi)采用數(shù)字正交采樣技術(shù)進(jìn)行相干檢波，用于保存信號(hào)復(fù)包絡(luò)的所有信息。利用FPGA器件實(shí)現(xiàn)DRFM的控制器和多路采樣數(shù)據(jù)緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實(shí)現(xiàn)了DRFM電路的FPGA設(shè)計(jì)和功能仿真、時(shí)序分析。方案中采用了大量的低壓差分信號(hào)(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統(tǒng)的功耗，提高了系統(tǒng)工作的可靠性。本文最后對(duì)采用的數(shù)字信號(hào)處理算法進(jìn)行了仿真，仿真結(jié)果證明了設(shè)計(jì)方案的可行性。 本文提出的基于FPGA的多通道DRFM系統(tǒng)與基于專用FIFO存儲(chǔ)器的DRFM相比，具有更高的性能指標(biāo)和優(yōu)越性。
標(biāo)簽： FPGA 數(shù)字射頻 存儲(chǔ)器
上傳時(shí)間： 2013-06-01
上傳用戶：lanwei
本文主要對(duì)數(shù)字下變頻器的FPGA實(shí)現(xiàn)方法進(jìn)行了研究分析，重點(diǎn)完成了其主要模塊的設(shè)計(jì)驗(yàn)證，最后進(jìn)行了初步的系統(tǒng)級(jí)驗(yàn)證。目標(biāo)任務(wù)是利用FPGA實(shí)現(xiàn)一個(gè)單通道專用數(shù)字下變頻芯片，以目前得到廣泛應(yīng)用的、代表單通道DDC器件領(lǐng)先水平的產(chǎn)品——美國(guó)Intersil公司的HSP50214B為設(shè)計(jì)目標(biāo)，在整體結(jié)構(gòu)和一些參數(shù)上參考了該芯片的設(shè)計(jì)。 本文在深入學(xué)習(xí)軟件無線電理論基礎(chǔ)、數(shù)字信號(hào)處理的相關(guān)等相關(guān)知識(shí)的基礎(chǔ)上，分析研究了基于FPGA的軟件無線電數(shù)字下變頻技術(shù)實(shí)現(xiàn)方法，設(shè)計(jì)實(shí)現(xiàn)的主要工作是設(shè)定整體系統(tǒng)方案、進(jìn)行模塊劃分和接口定義；對(duì)各個(gè)設(shè)計(jì)中主要的相關(guān)算法進(jìn)行分析比較，確定模塊的實(shí)現(xiàn)方式；運(yùn)用FPGA的設(shè)計(jì)方法，完成數(shù)字下變頻器中NCO、CIC積分梳狀濾波抽取器和FIR濾波器等關(guān)鍵模塊分析設(shè)計(jì)、及其仿真等；最后在Altera公司的StratixII EP2S60的專用開發(fā)板上進(jìn)行系統(tǒng)的初步調(diào)試與測(cè)試。由于系統(tǒng)的復(fù)雜性、時(shí)間和個(gè)人精力等因素，本文完成了模塊的邏輯設(shè)計(jì)及仿真驗(yàn)證，系統(tǒng)總體的整合、仿真驗(yàn)證還未徹底完成。但是已經(jīng)得到驗(yàn)證結(jié)果表明，此次的設(shè)計(jì)結(jié)構(gòu)和思想是正確的，本人下一步需要做的工作就是完成系統(tǒng)整體的仿真和驗(yàn)證，并將其功能加以完善。
標(biāo)簽： FPGA 數(shù)字下變頻
上傳時(shí)間： 2013-04-24
上傳用戶：sunjet
目前的國(guó)內(nèi)的CCD高清攝相頭能夠輸出一組視頻信號(hào)和數(shù)字圖像信號(hào)，雖然視頻信號(hào)能夠直接在監(jiān)視器顯示，但是輸出的數(shù)字圖像信號(hào)占用存儲(chǔ)空間太大，不便于進(jìn)行傳輸。本文設(shè)計(jì)了一種基于FPGA的數(shù)字圖像壓縮卡。 在過去的十幾年中，國(guó)際標(biāo)準(zhǔn)化組織制訂了一系列的國(guó)際視頻編碼標(biāo)準(zhǔn)并廣泛應(yīng)用到各種領(lǐng)域。It.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn)，采用了近幾年視頻編碼方面的先進(jìn)技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國(guó)際視頻編碼標(biāo)準(zhǔn)。 新發(fā)展的H．264/AVC比原有的視頻編碼標(biāo)準(zhǔn)大幅度提高了編碼效率，但其運(yùn)算復(fù)雜度也大大增加，本文簡(jiǎn)要分析了H．264/AVC的復(fù)雜度及其優(yōu)化的途徑，給出了主要模塊的優(yōu)化算法實(shí)驗(yàn)結(jié)果。 H．264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動(dòng)補(bǔ)償混合編碼方案，主要不同有：增強(qiáng)的運(yùn)動(dòng)預(yù)測(cè)能力，準(zhǔn)確匹配的較小塊變換，自適應(yīng)環(huán)內(nèi)濾波器，增強(qiáng)的熵編碼。測(cè)試結(jié)果表明這些新特征使H．264/AVC編碼器提高50％編碼效率的同時(shí)，增加了一個(gè)數(shù)量級(jí)的復(fù)雜度。實(shí)際中恰當(dāng)?shù)厥褂肏．264/AVC編碼工具可以較低的實(shí)現(xiàn)復(fù)雜度得到與復(fù)雜配置相當(dāng)?shù)木幋a效率。故實(shí)際編碼系統(tǒng)開發(fā)需要在運(yùn)算復(fù)雜性和編碼效率之間進(jìn)行折衷、兼顧考慮。H．264/AVC引入的新編碼特征既增加基本模塊的復(fù)雜度，也成倍增加算法的復(fù)雜度。針對(duì)它們的作用和實(shí)現(xiàn)方法的不同，可采用不同的硬件實(shí)現(xiàn)方法。本文基于上述思路進(jìn)行優(yōu)化，具體的工作包括：針對(duì)去塊濾波的復(fù)雜性，本文提出一種適合硬件實(shí)現(xiàn)的算法，使其在節(jié)省了資源的同時(shí)，很好的達(dá)到了標(biāo)準(zhǔn)所定義的性能。針對(duì)變換量化的復(fù)雜性，本文提出一種既滿足整體的硬件流水結(jié)構(gòu)，又極大的降低了硬件資源的實(shí)現(xiàn)方法。針對(duì)碼率控制的實(shí)現(xiàn)，本文提出了一種有別于傳統(tǒng)實(shí)現(xiàn)方式的算法，在保證實(shí)時(shí)性的同時(shí)，極大的提高了編碼器的性能。本文基于上述算法還進(jìn)行Baseline Profile編碼器的研究，給出了一種實(shí)時(shí)編碼器結(jié)構(gòu)，實(shí)現(xiàn)了對(duì)高清圖像格式(720P)的實(shí)時(shí)編碼，并將其和當(dāng)前業(yè)界先進(jìn)水平進(jìn)行了對(duì)比，表明本文所實(shí)現(xiàn)得結(jié)構(gòu)能夠達(dá)到當(dāng)前業(yè)界的先進(jìn)水平。
上傳時(shí)間： 2013-07-23
上傳用戶：yepeng139
隨著信息技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理已經(jīng)逐漸發(fā)展成一門關(guān)鍵的技術(shù)科學(xué)。圖像處理作為一種重要的現(xiàn)代技術(shù)，己經(jīng)在通信、航空航天、遙感遙測(cè)、生物醫(yī)學(xué)、軍事、信息安全等領(lǐng)域得到廣泛的應(yīng)用。圖像處理特別是高分辨率圖像實(shí)時(shí)處理的實(shí)現(xiàn)技術(shù)對(duì)相關(guān)領(lǐng)域的發(fā)展具有深遠(yuǎn)意義。另外，現(xiàn)場(chǎng)可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程，為圖像壓縮系統(tǒng)的實(shí)現(xiàn)提供了硬件支持和軟件保障。 本文主要包括以下幾個(gè)方面的內(nèi)容： (1)結(jié)合某工程的具體需求，設(shè)計(jì)了一種基于FPGA的圖像壓縮系統(tǒng)，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲(chǔ)器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實(shí)現(xiàn)了JPEG-LS標(biāo)準(zhǔn)中的基本算法，為課題組成員進(jìn)行算法改進(jìn)提供了有力支持。 (3)用Verilog硬件描述語言設(shè)計(jì)并實(shí)現(xiàn)了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲(chǔ)器。 (4)構(gòu)建了圖像壓縮系統(tǒng)的測(cè)試平臺(tái)，對(duì)實(shí)現(xiàn)的SDRAM控制器模塊和JPEG-LS基本算法模塊進(jìn)行了軟件仿真測(cè)試和硬件測(cè)試，驗(yàn)證了其功能的正確性。
標(biāo)簽： FPGA 圖像壓縮系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：stampede
隨著各種非線性電力電子設(shè)備的大量應(yīng)用，電網(wǎng)中的諧波污染日益嚴(yán)重。為了保證電力系統(tǒng)的安全經(jīng)濟(jì)運(yùn)行，保證電氣設(shè)備和用電人員的安全，治理電磁環(huán)境污染、維護(hù)綠色環(huán)境，研究實(shí)時(shí)、準(zhǔn)確的電力諧波分析系統(tǒng)，對(duì)電網(wǎng)中的諧波進(jìn)行實(shí)時(shí)檢測(cè)、分析和監(jiān)控，都具有重要的理論和工程實(shí)際意義。 目前實(shí)際應(yīng)用的電力諧波分析系統(tǒng)大多是以單片機(jī)為核心組成。單片機(jī)運(yùn)行速度慢，實(shí)時(shí)性較差，不能滿足實(shí)際應(yīng)用中對(duì)系統(tǒng)實(shí)時(shí)性越來越高的要求。另外，單片機(jī)的地址線和數(shù)據(jù)線位數(shù)較少，這使得由單片機(jī)構(gòu)成的電力諧波分析系統(tǒng)外圍電路龐大，系統(tǒng)的可靠性和可維護(hù)性上都大打折扣。 本文首先研究了電力諧波的產(chǎn)生，危害及國(guó)內(nèi)外研究現(xiàn)狀，對(duì)電力諧波檢測(cè)中常用的各種算法進(jìn)行分析和比較；然后介紹了FPGA芯片的特性和SOPC系統(tǒng)的特點(diǎn)，并分析比較了傳統(tǒng)測(cè)量諧波裝置和基于FPGA的新型諧波測(cè)量?jī)x器的特性。綜述了可編程元器件的發(fā)展過程、主要工藝發(fā)展及目前的應(yīng)用情況。 然后，對(duì)整個(gè)諧波處理器系統(tǒng)的框架及結(jié)構(gòu)進(jìn)行描述，包括系統(tǒng)的功能結(jié)構(gòu)分配，外圍硬件電路的結(jié)構(gòu)及軟件設(shè)計(jì)流程。其后，針對(duì)系統(tǒng)外圍硬件電路、FFTIP核設(shè)計(jì)和SOPC系統(tǒng)的組建，進(jìn)行詳細(xì)的分析與設(shè)計(jì)。系統(tǒng)采用NiosⅡ處理器核和FFT運(yùn)算協(xié)處理器相結(jié)合的結(jié)構(gòu)。FFT運(yùn)算用專門的FFT運(yùn)算協(xié)處理器核完成，使得系統(tǒng)克服的單片機(jī)系統(tǒng)實(shí)時(shí)性差和速度慢的缺點(diǎn)。FFTIP核采用現(xiàn)在ASIC領(lǐng)域的一種主流硬件描述語言VHDL進(jìn)行編寫，采用順序的處理結(jié)構(gòu)和IEEE浮點(diǎn)標(biāo)準(zhǔn)運(yùn)算，具有系統(tǒng)簡(jiǎn)單、占用硬件資源少和高運(yùn)算精度的優(yōu)點(diǎn)。諧波分析儀系統(tǒng)組建采用SOPC系統(tǒng)。SOPC系統(tǒng)具有可對(duì)硬件剪裁和添加的特點(diǎn)，使得系統(tǒng)的更簡(jiǎn)單，應(yīng)用面更廣，專用性更強(qiáng)的優(yōu)點(diǎn)。最后，給出了對(duì)系統(tǒng)中各模塊進(jìn)行仿真及系統(tǒng)生成的結(jié)果。
上傳時(shí)間： 2013-04-24
上傳用戶：cy_ewhat
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
