隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計(jì)算機(jī)和多媒體等領(lǐng)域。快速傅立葉變換(FFT)使離散傅立葉變換的運(yùn)算時間縮短了幾個數(shù)量級，在數(shù)字信號處理領(lǐng)域被廣泛應(yīng)用。FFT已經(jīng)成為現(xiàn)代信號處理的重要手段之一。 現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計(jì)的規(guī)模和集成度不斷提高。同時基于FPGA實(shí)現(xiàn)FFT的設(shè)計(jì)方法和思想被提出。本次設(shè)計(jì)的目的是快速傅立葉變換(FFT)的FPGA實(shí)現(xiàn)。 此文在分析了快速傅立葉算法的基礎(chǔ)上，提出了一種頻率抽取基4 FFT的FPGA設(shè)計(jì)方案，針對現(xiàn)有FFT的FPGA實(shí)現(xiàn)過程中蝶形運(yùn)算需要頻繁乘以多個旋轉(zhuǎn)因子提出了改進(jìn)方法，減少了旋轉(zhuǎn)因子的乘法次數(shù)和存儲空間，加快了蝶形運(yùn)算的速度，設(shè)計(jì)的地址映射方法，無需運(yùn)算即可得到所需數(shù)據(jù)的存放地址，并結(jié)合采用乒乓結(jié)構(gòu)和流水線方式，來提高快速傅立葉變換(FFT)FPGA實(shí)現(xiàn)的速度。描述了一片F(xiàn)PGA芯片內(nèi)完成了整個FFT處理器的電路設(shè)計(jì)，經(jīng)過模塊時序仿真和數(shù)據(jù)的驗(yàn)證及測試，達(dá)到工作在50MHz時鐘頻率的設(shè)計(jì)要求。最后對后續(xù)設(shè)計(jì)做了描述，并對用FPGA實(shí)現(xiàn)FFT做了展望。
上傳時間： 2013-04-24
上傳用戶：康郎
碼元定時恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號本身的抖動、錯位會直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐摹Ｓ绕鋵τ谕话l(fā)傳輸系統(tǒng)，快速、精確的定時同步算法是近年來研究的一個焦點(diǎn)。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實(shí)現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時恢復(fù)算法以及衡量系統(tǒng)性能的各項(xiàng)指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c(diǎn)分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。 在此基礎(chǔ)上提出了一種充分利用報(bào)頭前導(dǎo)比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報(bào)頭時鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實(shí)現(xiàn)，效果良好。 在長突發(fā)形式下的報(bào)頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實(shí)現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實(shí)現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實(shí)現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項(xiàng)目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對兩個突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計(jì)以及硬件實(shí)現(xiàn)的全過程，滿足系統(tǒng)要求。
上傳時間： 2013-04-24
上傳用戶：yare
近年來，隨著多媒體技術(shù)的迅猛發(fā)展，電子、計(jì)算機(jī)、通訊和娛樂之間的相互融合、滲透越來越多，而數(shù)字音頻技術(shù)則是應(yīng)用最為廣泛的技術(shù)之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數(shù)字音頻的解決方案，在便攜式多媒體產(chǎn)品中得到了廣泛流行。 在已有的便攜式MP3系統(tǒng)實(shí)現(xiàn)方案中，低速處理器與專用硬件結(jié)合的SOC設(shè)計(jì)方案結(jié)合了硬件實(shí)現(xiàn)方式和軟件實(shí)現(xiàn)方式的優(yōu)點(diǎn)，具有成本低、升級容易、功能豐富等特點(diǎn)。IMDCT(反向改進(jìn)離散余弦變換)是編解碼算法中一個運(yùn)算量大調(diào)用頻率高的運(yùn)算步驟，因此適于硬件實(shí)現(xiàn)，以降低處理器的開銷和功耗，來提高整個系統(tǒng)的性能。 本文首先闡述了MP3音頻編解碼標(biāo)準(zhǔn)和流程，以及IMDCT常用的各種實(shí)現(xiàn)算法。在此基礎(chǔ)上選擇了適于硬件實(shí)現(xiàn)的遞歸循環(huán)實(shí)現(xiàn)方法，并在已有算法的基礎(chǔ)上進(jìn)行了改進(jìn)，減小了所需硬件資源需求并保持了運(yùn)算速度。接著提出了模塊總體設(shè)計(jì)方案，結(jié)合算法進(jìn)行了實(shí)現(xiàn)結(jié)構(gòu)的優(yōu)化，并在EDA環(huán)境下具體實(shí)現(xiàn)，用硬件描述語言設(shè)計(jì)、綜合、仿真，且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在減小硬件資源的同時快速地實(shí)現(xiàn)了IMDCT，經(jīng)驗(yàn)證功能正確。
上傳時間： 2013-05-31
上傳用戶：Minly
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強(qiáng)、成本低等特點(diǎn)，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢；然后針對OFDM中的信道估計(jì)技術(shù)，深入分析了基于FFT級聯(lián)的信道估計(jì)理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計(jì)理論，在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計(jì)算法，并利用Matlab做了相應(yīng)的仿真比較，驗(yàn)證了它們的有效性。 而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上，對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真，并給出了數(shù)據(jù)曲線，通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測等各個模塊進(jìn)行硬件設(shè)計(jì)，詳細(xì)介紹了各個模塊的設(shè)計(jì)和實(shí)現(xiàn)過程，并給出了相應(yīng)的仿真波形和參數(shù)說明。其中，針對定點(diǎn)運(yùn)算的局限性，為系統(tǒng)設(shè)計(jì)并自定義了24位的浮點(diǎn)運(yùn)算格式，參與傅立葉反變換和傅立葉變換的運(yùn)算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運(yùn)算精度；然后重點(diǎn)描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計(jì)實(shí)現(xiàn)，針對原始快速傅立葉變換FPGA實(shí)現(xiàn)算法運(yùn)算空閑時間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計(jì)方案，使之運(yùn)用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實(shí)現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對整個OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計(jì)的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計(jì)、仿真和實(shí)現(xiàn)。本設(shè)計(jì)為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。
標(biāo)簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時間： 2013-07-25
上傳用戶：14786697487
介紹了51單片機(jī)原理及組成，并詳細(xì)論述了C語言。可使入門者快速上手
標(biāo)簽： 51單片機(jī)C語言
上傳時間： 2013-06-05
上傳用戶：luominghua
隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號處理技術(shù)廣泛應(yīng)用于通訊、語音處理、計(jì)算機(jī)和多媒體等領(lǐng)域。快速傅里葉變換FFT作為數(shù)字信號處理的核心技術(shù)之一，使離散傅里葉變換的運(yùn)算時間縮短了幾個數(shù)量級。 現(xiàn)場可編程門陣列FPGA是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用，使電子設(shè)計(jì)的規(guī)模和集成度不斷提高，同時也帶來了電子系統(tǒng)設(shè)計(jì)方法和設(shè)計(jì)思想的不斷推陳出新。 本文主要研究如何利用FPGA實(shí)現(xiàn)FFT處理器，包括算法選取、算法驗(yàn)證、系統(tǒng)結(jié)構(gòu)設(shè)計(jì)、各個模塊設(shè)計(jì)、FPGA實(shí)現(xiàn)和測試整個流程。設(shè)計(jì)采用基－2按時間抽取算法，以XILINX公司提供的ISE6.1為軟件平臺，利用Verilog HDL描述的方式實(shí)現(xiàn)了512點(diǎn)16bits復(fù)數(shù)塊浮點(diǎn)結(jié)構(gòu)的FFT系統(tǒng)，并以FPGA芯片VirtexⅡXC2V1000為硬件平臺，進(jìn)行了仿真、綜合等工作。仿真結(jié)果表明其計(jì)算結(jié)果達(dá)到了一定的精度，運(yùn)算速度可以滿足一般實(shí)時信號處理的要求。
上傳時間： 2013-04-24
上傳用戶：lwwhust
隨著微電子技術(shù)的高速發(fā)展，實(shí)時圖像處理在多媒體、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用。FPGA就是硬件處理實(shí)時圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理專用芯片的研究將成為信息產(chǎn)業(yè)的新熱點(diǎn)。 本文以FPGA為平臺，使用VHDL硬件描述語言設(shè)計(jì)并實(shí)現(xiàn)了中值濾波、順序?yàn)V波、數(shù)學(xué)形態(tài)學(xué)、卷積運(yùn)算和高斯濾波等圖像處理算法。在設(shè)計(jì)過程中，通過改進(jìn)算法和優(yōu)化結(jié)構(gòu)，在合理地利用硬件資源的條件下，有效地挖掘出算法內(nèi)在的并行性，采用流水線結(jié)構(gòu)優(yōu)化算法，提高了頂層濾波模塊的處理速度。在中值濾波器的硬件設(shè)計(jì)中，本文提出了一種快速中值濾波算法，該算法大大節(jié)省了硬件資源，處理速度也很快。在數(shù)學(xué)形態(tài)學(xué)算法的硬件實(shí)現(xiàn)中，本文提出的最大值濾波和最小值濾波算法大大減少了硬件資源的占用率，適應(yīng)了流水線設(shè)計(jì)的要求，提高了圖像處理速度。 整個設(shè)計(jì)及各個模塊都在Altera公司的開發(fā)環(huán)境QuartusⅡ以及第三方仿真軟件Modelsim上進(jìn)行了邏輯綜合以及仿真。綜合和仿真的結(jié)果表明，使用FPGA硬件處理圖像數(shù)據(jù)不僅能夠獲得很好的處理效果，達(dá)到較高的工作頻率，處理速度也遠(yuǎn)遠(yuǎn)高于軟件法處理圖像，可滿足實(shí)時圖像處理的要求。 本課題為圖像處理專用FPGA芯片的設(shè)計(jì)做了有益的探索性嘗試，對今后完成以FPGA圖像處理芯片為核心的實(shí)時圖像處理系統(tǒng)的設(shè)計(jì)有著積極的意義。
上傳時間： 2013-06-08
上傳用戶：shuiyuehen1987
高壓整流電路由高頻高壓硅堆、高壓濾波電容器、保護(hù)電阻及取樣電路組成。由于經(jīng)高壓變壓器升壓后的電壓具有較高的頻率，所以選用高頻高壓快速整流硅堆以滿 足高頻高壓整流的需要。濾波電容器選用高壓聚苯乙烯電容器
上傳時間： 2013-04-24
上傳用戶：a937518043
伴隨高速DSP技術(shù)的廣泛應(yīng)用，實(shí)時快速可靠地進(jìn)行數(shù)字信號處理成為用戶追求的目標(biāo)。同時，由于可編程器件在速度和集成度方面的飛速提高，使得利用硬件實(shí)現(xiàn)數(shù)字信號實(shí)時快速可靠處理有了新的途徑。 FIR濾波器是數(shù)字信號處理中常用部件，它的最大優(yōu)點(diǎn)在于：設(shè)計(jì)任何幅頻特性時，可以具有嚴(yán)格的線性相位，這一點(diǎn)對數(shù)字信號的實(shí)時處理非常關(guān)鍵。 FPGA是常用的可編程器件，它所具有的查找表結(jié)構(gòu)非常適用于實(shí)現(xiàn)實(shí)時快速可靠的FIR濾波器，在加上VHDL語言靈活的描述方法以及與硬件無關(guān)的特點(diǎn)，使得使用VHDL語言基于FPGA芯片實(shí)現(xiàn)FIR濾波器成為研究的方向。 本文對基于FPGA的FIR數(shù)字濾波器實(shí)現(xiàn)進(jìn)行了研究，并設(shè)計(jì)了一個16階的FIR低通濾波器。所做的主要工作為： 1.以FIR數(shù)字濾波器的基本理論為依據(jù)，使用分布式算法作為濾波器的硬件實(shí)現(xiàn)算法，并對其進(jìn)行了詳細(xì)的討論。針對分布式算法中查找表規(guī)模過大的缺點(diǎn)，采用多塊查找表的方式減小硬件規(guī)模。 2.在設(shè)計(jì)中采用了自頂向下的層次化、模塊化的設(shè)計(jì)思想，將整個濾波器劃分為多個模塊，利用VHDL語言的描述方法進(jìn)行了各個功能模塊的設(shè)計(jì)，最終完成了FIR數(shù)字濾波器的系統(tǒng)設(shè)計(jì)。 3.采用FLEX10K系列器件實(shí)現(xiàn)一個16階的FIR低通濾波器的設(shè)計(jì)實(shí)例，用MAX+PLUSII軟件進(jìn)行了仿真，并用MATLAB對仿真結(jié)果進(jìn)行了分析，證明所設(shè)計(jì)的FIR數(shù)字濾波器功能正確。 仿真結(jié)果表明，本論文所設(shè)計(jì)的FIR濾波器硬件規(guī)模較小，采樣率達(dá)到了17.73MHz。同時只要將查找表進(jìn)行相應(yīng)的改動，就能分別實(shí)現(xiàn)低通、高通、帶通FIR濾波器，體現(xiàn)了設(shè)計(jì)的靈活性。
上傳時間： 2013-04-24
上傳用戶：zdluffy
隨著FPGA(FieldProgrammableGateArray)器件的應(yīng)用越來越廣泛且重要，F(xiàn)PGA的測試技術(shù)也得到了廣泛重視和研究。基于FPGA可編程的特性，應(yīng)用獨(dú)立的測試(工廠測試)需要設(shè)計(jì)數(shù)個測試編程和測試向量來完成FPGA的測試，確保芯片在任何用戶可能的編程下都可靠工作。 本論文正是針對上述問題，以XilinxXC4000E系列FPGA為主要的研究對象，在詳細(xì)研究FPGA內(nèi)部結(jié)構(gòu)的基礎(chǔ)上，基于“分治法”的基本思路對FPGA的測試?yán)碚摵头椒ㄗ隽颂剿餍匝芯俊?研究完成了對可編程邏輯模塊(ConfigrableLogicBlock)及其子模塊的測試。主要基于“分治法”對CLB及其子模塊進(jìn)位邏輯(CLM)、查找表(LUT)的RAM工作模式等進(jìn)行了測試劃分，分別實(shí)現(xiàn)了以“一維陣列”為基礎(chǔ)的測試配置和測試向量，以較少了測試編程次數(shù)完成了所有CLB資源的測試。 研究完成了對互連資源(ConfigrableInterconnectResource)的測試。基于普通數(shù)據(jù)總線的測試方法，針對互連資源主要由線段和NMOS開關(guān)管組成的特點(diǎn)及其自身的故障模型，通過手工連線實(shí)現(xiàn)測試配置，僅通過4次編程就實(shí)現(xiàn)了對其完全測試。 在測試?yán)碚撗芯康幕A(chǔ)上，我們開發(fā)了能對FPGA器件進(jìn)行實(shí)際測試的測試平臺。基于硬件仿真器的測試平臺通過高速光纖連接工作站上的EDA仿真軟件，把軟件語言描述的測試波形通過硬件仿真器轉(zhuǎn)化為真實(shí)測試激勵，測試響應(yīng)再讀回到仿真軟件進(jìn)行觀察，能夠靈活、快速的完成FPGA器件的配置和測試。該平臺在國內(nèi)首次實(shí)現(xiàn)了軟硬件協(xié)同在線測試FPGA。在該平臺支持下，我們成功完成了對各軍、民用型號FPGA的測試任務(wù)。 本研究成果為國內(nèi)自主研發(fā)FPGA器件提供了有力保障，具有重大科研與實(shí)踐價值，成功解決了國外公司在FPGA測試技術(shù)上的壟斷問題，幫助國產(chǎn)FPGA器件實(shí)現(xiàn)完全國產(chǎn)化。
上傳時間： 2013-05-17
上傳用戶：wangyi39
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
