隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。 本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
本論文主要對無線擴頻集成電路設計中的信道編解碼算法進行研究并對其FPGA實現思路和方法進行相關研究。 近年來無線局域網IEEE802.11b標準建議物理層采用無線擴頻技術，所以開發一套擴頻通信芯片具有重大的現實意義。無線擴頻通信系統與常規通信相比，具有很強的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點。無線信道的特性較復雜，因此在無線擴頻集成電路設計中，加入信道編碼是提高芯片穩定性的重要方法。 在了解擴頻通信基本原理的基礎上，本文提出了“串聯級聯碼+兩次交織”的信道編碼方案。串聯的級聯碼由外碼——(15，9，4)里德-所羅門(Reed-Solomon)碼，和內碼-(2，1，3)卷積碼構成，交織則采用交織深度為4的塊交織。重點對RS碼的時域迭代譯碼算法和卷積碼的維特比譯碼算法進行了詳細的討論，并完成信道編譯碼方案的性能仿真及用FPGA實現的方法。 計算機仿真的結果表明，采用此信道編碼方案可以較好的改善現有仿真系統的誤符號率。 本論文的內容安排如下：第一章介紹了無線擴頻通信技術的發展狀態以及國內外開發擴頻通信芯片的現狀，并給出了本論文的研究內容和安排。第二章主要介紹了擴頻通信的基本原理，主要包括擴頻通信的定義、理論基礎和分類，直接序列擴頻通信方式的數學模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點。第四章給出了本課題選擇的信道編碼方案——“串聯級聯碼+兩次交織”，詳細討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實際參數。第五章對第四章提出的編碼方案進行了性能仿真。第六章結合項目實際，討論了FPGA開發基帶擴頻通信系統的設計思路和方法。首先對FPGA開發流程以及實際開發的工具進行了簡要的介紹，然后給出了擴頻通信系統的總體設計。對發射和接收子系統中信道編碼、解碼等相關功能模塊的實現原理和方法進行分析。第七章對論文的工作進行總結。
上傳時間： 2013-07-07
上傳用戶：時代電子小智
本論文依據IEEE802.16a物理層對RS-CC碼的參數要求，研究了RS-CC碼的高速編、譯碼的VLSI硬件算法，同時對FPGA開發技術進行了研究，以VerilogHDL為描述語言，在Xilinx公司的FPGA上實現了高速的RS-CC編、譯碼器。RS譯碼器中，錯誤位置多項式和錯誤值多項式的求解采用無求逆單元，并具有規則數據流、易于VLSI實現的改進的歐幾里德算法(MEA)；CC譯碼器由采用模歸一化路徑度量的全并行的“加比選(ACS)”模塊和具有脈動陣列結構的幸存路徑回溯模塊組成。 在實現RS-CC譯碼器的過程中，分別從算法上和根據FPGA的結構特點上，對譯碼器做了一些優化工作，降低了硬件資源占有率和提高了譯碼速度。 此外，還搭建了以Xilinx公司40萬等效門的FPGASpartan-Ⅲ400-4PQ208為主體，以Cypress公司的USB2.0芯片CY7C68013為高速數據接口的硬件試驗平臺，并在此試驗平臺上實現了文中的高速RS-CC編譯碼系統。
上傳時間： 2013-06-03
上傳用戶：lx9076
ADI將創新、業績和卓越作為企業的文化支柱，并基此成長為該技術領域最持久高速增長的企業之一。ADI公司是業界廣泛認可的數據轉換和信號處理技術全球領先的供應商，擁有遍布世界各地的60,000客戶，涵蓋了全部類型的電子設備制造商。作為領先業界40多年的高性能模擬集成電路（IC）制造商，ADI的產品廣泛用于模擬信號和數字信號處理領域。公司總部設在美國馬薩諸塞州諾伍德市，設計和制造基地遍布全球。ADI公司的股票在紐約證券交易所上市，并被納入標準普爾500指數（S&P 500 Index ）。 ADI生產的數字信號處理芯片(DSP:Digital Singal Processor),代表系列有 ADSP Sharc 211xx (低端領域),ADSP TigerSharc 101,201,....(高端領域),ADSP Blackfin 系列(消費電子領域).
標簽： ADI
上傳時間： 2013-07-17
上傳用戶：小火車啦啦啦
在永磁直流電機中，即使電樞繞組不通電，由于永磁體產生的磁場同電樞鐵芯的齒槽相互作用而產生轉矩，即齒槽定位力矩(CoggingTorque)。定位力矩使電機輸出轉矩波動，產生振動及噪聲。文中闡述了產生定位力矩的原理，綜述了包括德昌電機公司的技術在內的抑制定位力矩的方法和研究現狀。抑制定位力矩的方法，主要就是減小電樞旋轉過程中氣隙中磁場能量的變化。 文中以少槽永磁直流電機為例，通過有限元分析，以及DOE實驗驗證，對轉子沖片增加輔助凹槽、充磁方式和轉子沖片不同類型對定位力矩的影響進行了研究，深入分析了沖片輔助凹槽對抑制少槽永磁直流電機定位力矩的作用，結果表明，同一沖片上在對稱位置上排布輔助凹槽能取得很好的效果，而以沖片中心線對稱地加兩個輔助凹槽時，輔助凹槽角度不同作用不同。對不同沖片，適合的輔助凹槽角度也是不同的。文中找出了一個較成熟的抑制少槽永磁直流電機定位力矩的系統方法，給出了生產中實用的抑制方法，同時通過實驗給出了這些方法對電機性能的影響。 DOE方法能從不同因素中找出對定位力矩起主要作用的變異因素，并且尋找到各變異因素之間的影響作用，給出抑制定位力矩各變量的最佳組合，相比現時生產中的方法，該組合可將定位力矩降低70％。
上傳時間： 2013-07-10
上傳用戶：ljthhhhhh123
中興通訊硬件一部巨作－信號完整性.pdf，非常不錯的想進中興的有福啦
上傳時間： 2013-06-30
上傳用戶：glitter
由國際電信聯合會視頻編碼專家組和國際化標準組織運動圖像專家組聯合制定的H.264視頻壓縮標準，憑借相對其它標準較高的壓縮效率和優秀的圖像質量，已經成為目前最流行的視頻處理協議，具有廣闊的前景和巨大的應用價值，考慮其復雜的計算度，目前主流的實現方式包括ASIC的專用集成電路實現和DSP的純軟件實現等等。 ARM處理器伴隨著技術的進步，加入對數字信號處理的有效支持之后，在視頻編解碼領域的應用也越來越廣泛，本文就是在考慮這點的基礎上，研究利用深圳武耀博德公司設計的，基于Intel高性能的PXA270處理器的多功能嵌入式開發平臺EEliod來實現H.264的編解碼。 本文對H.264協議主要算法進行了研究，在基于ARM的EEliod平臺上利用WINCE嵌入式實時操作系統，通過EVC編譯環境，實現對Windows Visual C++下x264-060805代碼的編碼移植和對JM10.1的解碼移植。
上傳時間： 2013-06-09
上傳用戶：17854267178
施奈德品牌品牌斷路器說明手冊，中低壓斷路器。
上傳時間： 2013-04-24
上傳用戶：fallen_leaves
本論文主要對無線擴頻集成電路設計中的信道編解碼算法進行研究并對其FPGA實現思路和方法進行相關研究。 近年來無線局域網IEEE802.11b標準建議物理層采用無線擴頻技術，所以開發一套擴頻通信芯片具有重大的現實意義。無線擴頻通信系統與常規通信相比，具有很強的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點。無線信道的特性較復雜，因此在無線擴頻集成電路設計中，加入信道編碼是提高芯片穩定性的重要方法。 在了解擴頻通信基本原理的基礎上，本文提出了“串聯級聯碼+兩次交織”的信道編碼方案。串聯的級聯碼由外碼——(15，9，4)里德-所羅門(Reed-Solomon)碼，和內碼-(2，1，3)卷積碼構成，交織則采用交織深度為4的塊交織。重點對RS碼的時域迭代譯碼算法和卷積碼的維特比譯碼算法進行了詳細的討論，并完成信道編譯碼方案的性能仿真及用FPGA實現的方法。 計算機仿真的結果表明，采用此信道編碼方案可以較好的改善現有仿真系統的誤符號率。 本論文的內容安排如下：第一章介紹了無線擴頻通信技術的發展狀態以及國內外開發擴頻通信芯片的現狀，并給出了本論文的研究內容和安排。第二章主要介紹了擴頻通信的基本原理，主要包括擴頻通信的定義、理論基礎和分類，直接序列擴頻通信方式的數學模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點。第四章給出了本課題選擇的信道編碼方案——“串聯級聯碼+兩次交織”，詳細討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實際參數。第五章對第四章提出的編碼方案進行了性能仿真。第六章結合項目實際，討論了FPGA開發基帶擴頻通信系統的設計思路和方法。首先對FPGA開發流程以及實際開發的工具進行了簡要的介紹，然后給出了擴頻通信系統的總體設計。對發射和接收子系統中信道編碼、解碼等相關功能模塊的實現原理和方法進行分析。第七章對論文的工作進行總結。
上傳時間： 2013-07-18
上傳用戶：hbsunhui
糾錯碼技術是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯碼，在線性分組碼中，它具有最強的糾錯能力，既能糾正隨機錯誤，也能糾正突發錯誤，在深空通信、移動通信、磁盤陣列、光存儲及數字視頻廣播(DVB)等系統中具有廣泛的應用。 DVD是一種高容量的存儲媒質。DVD技術的應用很廣泛，在數字技術中占有重要地位。DVD系統中采用里德-所羅門乘積碼(RS-PC：Reed-Solomon ProductCode)進行糾錯，RS碼譯碼器在伺服芯片中具有重要作用。 FPGA在開發階段具有安全、方便、可隨時修改設計等不可替代的優點，在電子系統中采用FPGA可以極大的提升硬件系統設計的靈活性，可靠性，同時提高硬件開發的速度和降低系統的成本。FPGA的固有優點使其得到越來越廣泛的應用，FPGA設計技術也被越來越多的設計人員所掌握。 本文首先介紹了編碼理論和常用的RS編譯碼算法，提出RS編碼器實現方案，詳細分析了譯碼器的ME算法和改進BM算法的實現，針對ME算法提出了一種流水線結構的糾刪糾錯RS譯碼器實現方案，在譯碼器復雜度和延時上作了折衷，降低了譯碼器的復雜度并提高了最高工作頻率，利用有限域乘法器的特性對編譯碼電路進行優化。這些技術的采用大大的提高了RS編譯碼器的效率，節省了RS編譯碼器占用的資源。在Xilinx公司的Virtex-II系列FPGA上設計并成功實現了RS(208，192)編譯碼器。
上傳時間： 2013-07-20
上傳用戶：xinshou123456
