汽車儀表總成是汽車和駕駛員進(jìn)行信息交互的窗口。傳統(tǒng)的汽車儀表總成采用了大量機(jī)械器件、模擬電路和少量簡單數(shù)字電路的方式設(shè)計。它體積大，精確和穩(wěn)定性低，顯示信息少，控制按鈕繁復(fù)。本項目以當(dāng)前主流的嵌入式技術(shù)為基礎(chǔ)，設(shè)計了一種以大尺寸LCD觸摸屏為主要顯示控制界面，以CAN總線和其他接口為信息采集渠道，以高速嵌入式ARM9微控制器為處理單元的車載信息顯控終端。 作者在該項目中負(fù)責(zé)車載信息顯控終端的樣機(jī)設(shè)計，用Prote199完成原理圖和PCB圖的設(shè)計，編寫測試程序?qū)χ饕布M(jìn)行測試。軟件上移植Linux操作系統(tǒng)并編寫LCD驅(qū)動程序。 論文設(shè)計的車載信息顯控終端以SAMSUNG公司S3C2410ARM9微控制器為核心，以Microchip公司的MCP2515芯片為CAN總線控制器，以Sharp公司LQ080V3DG01型號的8英寸LCD屏為顯控接口。存儲器方面外擴(kuò)了NOR FLASH、NAND FLASH、SDRAM。接口方面設(shè)計了CAN、USB、RS232、以太網(wǎng)等標(biāo)準(zhǔn)接口，和GPIO、AD等接口。軟件上本車載信息顯控終端采用自行剪裁移植的Linux操作系統(tǒng)，并移植了相應(yīng)的LCD驅(qū)動程序。 論文主要闡述了車載信息顯控終端的硬件設(shè)計，詳細(xì)分析了Linux在S3C2410微控制器系統(tǒng)上的移植，并將在軟硬件調(diào)試過程中總結(jié)的經(jīng)驗與大家分享。 本車載信息顯控終端是對汽車儀表總成數(shù)字化和虛擬化顯示控制的一個有益嘗試，離最后的實用化和產(chǎn)品化還待進(jìn)一步研究。
上傳時間： 2013-05-30
上傳用戶：hechao3225
以嵌入式微處理器和嵌入式操作系統(tǒng)為核心的嵌入式技術(shù)，已在很多領(lǐng)域得到了廣泛的應(yīng)用。由于互聯(lián)網(wǎng)的應(yīng)用日益普及，信息共享的程度不斷提高，傳統(tǒng)的串行通訊和并行通訊方式的缺點日益凸出，嵌入式設(shè)備的網(wǎng)絡(luò)化已經(jīng)成為網(wǎng)絡(luò)發(fā)展的必然趨勢。Forrester Research的研究顯示，到2010年，將有95％的連網(wǎng)設(shè)備不再是傳統(tǒng)的計算機(jī)，而是帶網(wǎng)絡(luò)功能的嵌入式系統(tǒng)。 本文根據(jù)在PC104系統(tǒng)下實現(xiàn)網(wǎng)絡(luò)通信功能的成功案例，構(gòu)建了基于ARM7微處理器和uCLinux操作系統(tǒng)的實驗平臺，完成了網(wǎng)絡(luò)接口設(shè)計，并實現(xiàn)了嵌入式系統(tǒng)的網(wǎng)絡(luò)通信功能。 本文采用PHILIPS公司的LPC2210微控制器作為主控芯片，采用高度集成的以太網(wǎng)芯片RTL8019AS作為網(wǎng)絡(luò)接口。選擇Linux操作系統(tǒng)進(jìn)行裁剪和移植，分析并實現(xiàn)了嵌入式TCP/IP協(xié)議棧。編寫了底層網(wǎng)絡(luò)驅(qū)動程序，實現(xiàn)了嵌入式硬件平臺和PCLinux系統(tǒng)之間的基于網(wǎng)絡(luò)的數(shù)據(jù)傳輸；同時實現(xiàn)了嵌入式系統(tǒng)同WindowsXP系統(tǒng)之間的基于網(wǎng)絡(luò)的數(shù)據(jù)傳輸；通過對比實驗，對網(wǎng)絡(luò)數(shù)據(jù)傳輸協(xié)議和算法進(jìn)行了研究和優(yōu)化，完善了ARM嵌入式系統(tǒng)的網(wǎng)絡(luò)功能。 大量的數(shù)據(jù)傳輸及可靠性測試實驗表明，本文所設(shè)計的嵌入式系統(tǒng)網(wǎng)絡(luò)功能在可靠性、可用性及操作方便性方面都達(dá)到了預(yù)期的目標(biāo)，具有實際的應(yīng)用價值!
標(biāo)簽： ARM 嵌入式系統(tǒng) 網(wǎng)絡(luò)傳輸
上傳時間： 2013-07-19
上傳用戶：zzy7826
傳統(tǒng)PLC使用時會出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場集成技術(shù)，用FPGA來實現(xiàn)PLC的功能，拋棄傳統(tǒng)PLC“程序”的概念，以“硬件線路”來實現(xiàn)控制功能，不論在經(jīng)濟(jì)上還是在性能上都具有更大的優(yōu)勢。 本課題在對國內(nèi)外可編程控制器，重點是HardPLC的開發(fā)和應(yīng)用的進(jìn)展進(jìn)行概述和分析的基礎(chǔ)上，系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻(xiàn)為： 1.對比分析了CPLD和FPGA的性能特點，闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個創(chuàng)新概念，指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ)； 2.系統(tǒng)分析了用HardPLC實現(xiàn)控制系統(tǒng)時的一些通用模塊，對每個模塊的工作原理進(jìn)行了深入的探討，用VHDL語言建立了每個模塊的模型，在此基礎(chǔ)上進(jìn)行了仿真、綜合，為進(jìn)一步研究可編程控制器的現(xiàn)場集成奠定了基礎(chǔ)； 3.在仿真綜合的基礎(chǔ)上，用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求，充分展示了其實際應(yīng)用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上，確定了應(yīng)用于實際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對于開發(fā)具有我國自主知識產(chǎn)權(quán)的HardPLC組成IP庫具有一定的理論意義；對特定系統(tǒng)的控制實現(xiàn)，充分展示了基于FPGA的可編程控制器現(xiàn)場集成技術(shù)可以廣泛應(yīng)用于工控領(lǐng)域，加大推廣力度和建立更多的IP庫，在許多應(yīng)用場合可以取代傳統(tǒng)的PLC控制系統(tǒng)，為工控領(lǐng)域提供高可靠、低價格、簡單易操作的解決方案，這將帶來巨大的社會經(jīng)濟(jì)效益；所確定的FPGA芯片配置模式可廣泛應(yīng)用于對FPGA芯片配置數(shù)據(jù)的加載，在實踐生產(chǎn)中具有重要的實用價值。
標(biāo)簽： FPGA 可編程控制器 集成技術(shù) 應(yīng)用研究
上傳時間： 2013-05-30
上傳用戶：dtvboyy
本文將EDA技術(shù)與傳統(tǒng)的控制理論相結(jié)合,研制了一種全新的基于FPGA技術(shù)之上的PID和模糊控制器,并加以優(yōu)化后應(yīng)用于FESTO液位控制系統(tǒng)上.該控制器基于PLD組成的系統(tǒng),很自然地避開CPU的程序跑飛、死循環(huán)、復(fù)位不可靠等缺點,最大程度的提高設(shè)計效率和系統(tǒng)的可靠性;同時相對于傳統(tǒng)的硬件控制器而言,它的高集成度所需較少外圍電路,降低設(shè)計成本,為控制器地實現(xiàn)提供了一種新方案.此外,本文的模糊控制器對傳統(tǒng)規(guī)則表進(jìn)行改進(jìn),在被控量接近穩(wěn)態(tài)值時規(guī)則表部分自適應(yīng)于具體的期望值,消除了穩(wěn)態(tài)值附近的震蕩,大大提高了系統(tǒng)的穩(wěn)定性.
上傳時間： 2013-06-21
上傳用戶：my867513184
隨著星載電子系統(tǒng)復(fù)雜度、小型化需求的提高，SoC已經(jīng)成為應(yīng)對未來星載電子系統(tǒng)設(shè)計需求的解決途徑。為了簡化設(shè)計流程并且提高部件的可重用性，在目前的SoC設(shè)計中引入了稱之為平臺的體系結(jié)構(gòu)模板，用它來描述采用已有的標(biāo)準(zhǔn)核來開發(fā)SoC的方法。在星載電子系統(tǒng)中常用部件的分類設(shè)計，最終建立一個包括多種功能部件，互連部件和處理部件的設(shè)計平臺，從而有效的提高星載電子系統(tǒng)的設(shè)計能力。在當(dāng)前NASA和ESA的空間應(yīng)用中，PCI總線廣泛作為背板總線和局部總線，有鑒于此，本研究選擇PCI總線作為星載電子系統(tǒng)設(shè)計平臺要提供的一個互連部件對其進(jìn)行設(shè)計。 針對這一需求，本論文采用自項向下的設(shè)計方法對PCI總線從設(shè)備控制器的設(shè)計與實現(xiàn)進(jìn)行了研究，對PCI總線協(xié)議做了深刻的分析，完成了PCI總線目標(biāo)設(shè)備控制器的設(shè)計，采用Verilog HDL對其進(jìn)行了RTL級的描述。 在該課題的研究中，采用了目前集成電路設(shè)計中常見的自頂向下設(shè)計方法，使用硬件描述語言Verilog HDL對其進(jìn)行描述，重點分析了PCI總線設(shè)備控制器的設(shè)計。以PCI總線協(xié)議的分析和理解為基礎(chǔ)，對PCI總線設(shè)備控制器進(jìn)行了功能分析和結(jié)構(gòu)劃分。根據(jù)PCI總線設(shè)備控制器的功能和結(jié)構(gòu)劃分，對PCI總線目標(biāo)設(shè)備控制器的設(shè)計思路和各個子模塊電路的設(shè)計和實現(xiàn)進(jìn)行了詳細(xì)的分析闡述，并且通過編寫測試激勵程序完成了功能仿真。應(yīng)用FPGA作為物理驗證和實現(xiàn)載體，進(jìn)行了面向FPGA的電路綜合，進(jìn)行了布局布線后的時序仿真，證明所實現(xiàn)的PCI目標(biāo)設(shè)備控制器符合基本功能要求，在以上基礎(chǔ)上完成了PCI目標(biāo)設(shè)備控制器的FPGA實現(xiàn)。通過這整個論文的工作，按照設(shè)計、仿真、綜合驗證及布局布線的步驟，完成了PCI總線目標(biāo)設(shè)備控制器IP軟核的設(shè)計。
標(biāo)簽： FPGA PCI 設(shè)備 控制器
上傳時間： 2013-06-07
上傳用戶：tccc
目錄 第1章 概述 1.1 采用C語言提高編制單片機(jī)應(yīng)用程序的效率 1.2 C語言具有突出的優(yōu)點 1.3 AvR單片機(jī)簡介 1.4 AvR單片機(jī)的C編譯器簡介 第2章 學(xué)習(xí)AVR單片機(jī)C程序設(shè)計所用的軟件及實驗器材介紹 2.1 IAR Enlbedded Workbench IDE C語言編譯器 2.2 AVR Studio集成開發(fā)環(huán)境 2.3 PonyProg2000下載軟件及SL—ISP下載軟件 2.4 AVR DEM0單片機(jī)綜合實驗板 2.5 AvR單片機(jī)JTAG仿真器 2.6 并口下載器 2.7 通用型多功能USB編程器 第3章 AvR單片機(jī)開發(fā)軟件的安裝及第一個入門程序 3.1 安裝IAR for AVR 4.30集成開發(fā)環(huán)境 3.2 安裝AVR Studio集成開發(fā)環(huán)境 3.3 安裝PonyProg2000下載軟件 3.4 安裝SLISP下載軟件 3.5 AvR單片機(jī)開發(fā)過程 3.6 第一個AVR入門程序 第4章 AVR單片機(jī)的主要特性及基本結(jié)構(gòu) 4.1 ATMEGA16(L)單片機(jī)的產(chǎn)品特性 4.2 ATMEGA16(L)單片機(jī)的基本組成及引腳配置 4.3 AvR單片機(jī)的CPU內(nèi)核 4.4 AvR的存儲器 4.5 系統(tǒng)時鐘及時鐘選項 4.6 電源管理及睡眠模式 4.7 系統(tǒng)控制和復(fù)位 4.8 中斷 第5章 C語言基礎(chǔ)知識 5.1 C語言的標(biāo)識符與關(guān)鍵字 5.2 數(shù)據(jù)類型 5.3 AVR單片機(jī)的數(shù)據(jù)存儲空間 5.4 常量、變量及存儲方式 5.5 數(shù)組 5.6 C語言的運算 5.7 流程控制 5.8 函數(shù) 5.9 指針 5.10 結(jié)構(gòu)體 5.11 共用體 5.12 中斷函數(shù) 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4組通用數(shù)字I/O端口的應(yīng)用設(shè)置 6.3 ATMEGA16(L)的I/O端口使用注意事項 6.4 ATMEGAl6(L)PB口輸出實驗 6.5 8位數(shù)碼管測試 6.6 獨立式按鍵開關(guān)的使用 6.7 發(fā)光二極管的移動控制(跑馬燈實驗) 6.8 0～99數(shù)字的加減控制 6.9 4×4行列式按鍵開關(guān)的使用 第7章 ATMEGAl6(L)的中斷系統(tǒng)使用 7.1 ATMEGA16(L)的中斷系統(tǒng) 7.2 相關(guān)的中斷控制寄存器 7.3 INT1外部中斷實驗 7.4 INTO／INTl中斷計數(shù)實驗 7.5 INTO／INTl中斷嵌套實驗 7.6 2路防盜報警器實驗 7.7 低功耗睡眠模式下的按鍵中斷 7.8 4×4行列式按鍵的睡眠模式中斷喚醒設(shè)計 第8章 ATMEGAl6(L)驅(qū)動16×2點陣字符液晶模塊 8.1 16×2點陣字符液晶顯示器概述 8.2 液晶顯示器的突出優(yōu)點 8.3 16×2字符型液晶顯示模塊(LCM)特性 8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能 8.5 16×2字符型液晶顯示模塊(LCM)的內(nèi)部結(jié)構(gòu) 8.6 液晶顯示控制驅(qū)動集成電路HD44780特點 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作時序 8.10 8位數(shù)據(jù)傳送的ATMEGAl6(L)驅(qū)動16×2點陣字符液晶模塊的子函數(shù) 8.11 8位數(shù)據(jù)傳送的16×2 LCM演示程序1 8.12 8位數(shù)據(jù)傳送的16×2 LCM演示程序2 8.13 4位數(shù)據(jù)傳送的ATMEGA16(L)驅(qū)動16×2點陣字符液晶模塊的子函數(shù) 8.14 4位數(shù)據(jù)傳送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定時/計數(shù)器 9.1 預(yù)分頻器和多路選擇器 9.2 8位定時/計時器T/C0 9.3 8位定時/計數(shù)器0的寄存器 9.4 16位定時/計數(shù)器T/C1 9.5 16位定時/計數(shù)器1的寄存器 9.6 8位定時/計數(shù)器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C語言編譯器安裝 9.9 定時/計數(shù)器1的計時實驗 9.10 定時/計數(shù)器0的中斷實驗 9.11 4位顯示秒表實驗 9.12 比較匹配中斷及定時溢出中斷的測試實驗 9.13 PWM測試實驗 9.14 0～5 V數(shù)字電壓調(diào)整器 9.15 定時器(計數(shù)器)0的計數(shù)實驗 9.16 定時/計數(shù)器1的輸入捕獲實驗 ......
上傳時間： 2013-07-30
上傳用戶：yepeng139
基于ARM的嵌入式運動控制器是集計算機(jī)數(shù)字控制技術(shù)、ARM技術(shù)、運動控制技術(shù)以及嵌入式操作系統(tǒng)技術(shù)等技術(shù)為一體的技術(shù)含量高的運動控制器；是對低成本、高性能運動控制器研究的一個新的嘗試。本論文的研究重是點基于雙端口RAM上下位機(jī)通訊的數(shù)控系統(tǒng)總體軟件架構(gòu)設(shè)計、嵌入式運動控制器軌跡規(guī)劃算法的研究、嵌入式系統(tǒng)軟件的構(gòu)建以及運動控制器外設(shè)驅(qū)動程序的開發(fā)，其主要工作及成果如下： 1．針對數(shù)控系統(tǒng)上下位機(jī)信息交互頻繁，提出了一種基于雙端口RAM通訊結(jié)構(gòu)的上下位機(jī)交互方式，實現(xiàn)了上下位機(jī)信息的高速、穩(wěn)定通訊；且完成了基于雙端口RAM上下位機(jī)通訊結(jié)構(gòu)的數(shù)控系統(tǒng)總體軟件架構(gòu)設(shè)計。 2. 針對目前高速數(shù)控加工軌跡規(guī)劃中存在的一些關(guān)鍵問題進(jìn)行深入的探討。提出一種軌跡拐角的速度平滑方法，當(dāng)高速加工不在同一直線方向而形成拐角的加工段時，在拐角過渡時能獲得很好的速度響應(yīng)和較小的輪廓誤差；還提出了一種高速數(shù)控加工小線段的前瞻平滑算法，當(dāng)高速加工多段微小直線段時，能夠優(yōu)化規(guī)劃多段微小線段的加工速度，有效避免了頻繁的加減速給系統(tǒng)帶來較大沖擊以及加工效率低的問題。 3. 構(gòu)建了適合本運動控制器系統(tǒng)的系統(tǒng)軟件；研究了嵌入式運動控制器引導(dǎo)程序的移植、嵌入式Linux內(nèi)核的優(yōu)化配置以及根文件系統(tǒng)的構(gòu)建。 4．探討了Linux驅(qū)動程序開發(fā)的原理以及流程；并以雙端口RAM為例介紹了運動控制外設(shè)驅(qū)動程序開發(fā)的方法。
上傳時間： 2013-07-02
上傳用戶：笨小孩
傳感器是測控系統(tǒng)的重要組成部分，但有些傳感器，如增量式或絕對式旋轉(zhuǎn)編碼器，因無配套的二次儀表，給使用帶來不便。有些傳感器雖然可以買到配套的儀表，但價格昂貴，功能單一且功能無法擴(kuò)展。為此，本課題以設(shè)計一種通用性強(qiáng)，功能擴(kuò)展方便的測量儀表為目的，將計算機(jī)技術(shù)與嵌入式微處理器技術(shù)用于測量儀表當(dāng)中，設(shè)計一種基于ARM的嵌入式智能儀表。課題主要研究工作包括： 1.在分析比較各種二次儀表功能的基礎(chǔ)上，提出了基于ARM的嵌入式智能儀表設(shè)計方案。搭建了儀表的硬件平臺。 2.軟件設(shè)計實現(xiàn)了μC/OS-Ⅱ嵌入式系統(tǒng)在ARM7微控制器上的移植。在此基礎(chǔ)上，對嵌入式系統(tǒng)進(jìn)行了一定的擴(kuò)展，編寫了LCD驅(qū)動程序，調(diào)用了串口通信，A/D轉(zhuǎn)換等模塊的API函數(shù)，建立了多任務(wù)環(huán)境，使儀表兼具PWM脈寬調(diào)制功能、數(shù)據(jù)采集、顯示和傳輸功能。 3.通過增量式、絕對式旋轉(zhuǎn)編碼器實驗、轉(zhuǎn)矩轉(zhuǎn)速傳感器實驗、輸出模擬信號的角度傳感器實驗和PWM輸出實驗驗證儀表的功能。 RTOS平臺的構(gòu)建，降低了軟件設(shè)計的復(fù)雜度，提高了系統(tǒng)的實時性和靈活性，縮短了開發(fā)周期。經(jīng)過實驗驗證，該儀表能夠準(zhǔn)確測定頻率信號、模擬信號及數(shù)字信號。
上傳時間： 2013-04-24
上傳用戶：1234567890qqq
隨著計算機(jī)技術(shù)、通信技術(shù)、集成電路技術(shù)和控制技術(shù)的發(fā)展，傳統(tǒng)的工業(yè)控制領(lǐng)域正經(jīng)歷著一場前所未有的變革，開始向網(wǎng)絡(luò)化方向發(fā)展。本文即從未來工業(yè)控制網(wǎng)絡(luò)發(fā)展的需要出發(fā)，設(shè)計并實現(xiàn)了以S3C2410微處理器為核心的嵌入式網(wǎng)絡(luò)控制器。 本文以S3C2410-32 位微處理為核心，設(shè)計并實現(xiàn)了具有1路以太網(wǎng)接口、1路 USB Host 接口、1路USB Device 接口、3路RS232串口、1個CAN總線擴(kuò)展卡、1個RS485擴(kuò)展卡、1個RS422擴(kuò)展卡使用、8路A/D、1路D/A、4路 PWM、一個 240×320TFT LCD 顯示觸摸屏的功能強(qiáng)大的嵌入式網(wǎng)絡(luò)控制器。并在此基礎(chǔ)上，結(jié)合嵌入式操作系統(tǒng)Windows CE建立了一個嵌入式軟件開發(fā)平臺。 在深入研究和分析CANopen協(xié)議的基礎(chǔ)上，實現(xiàn)了基于Windows CE 的嵌入式 CANopen 協(xié)議棧，大大提高了嵌入式網(wǎng)絡(luò)控制器在現(xiàn)場總線上的通信和控制能力，為新型的網(wǎng)絡(luò)控制算法研究提供了實驗平臺。在探討了TCP/IP協(xié)議的基礎(chǔ)上研究了基于 Windows CE 的嵌入式 TCP/IP 協(xié)議棧，掌握了Windows CE 平臺的網(wǎng)絡(luò) Socket 通信編程，使控制器能夠通過以太網(wǎng)接到Intranet或Intemet上。 在完成嵌入式網(wǎng)絡(luò)控制器硬件與軟件設(shè)計的基礎(chǔ)上，將控制器應(yīng)用到了網(wǎng)絡(luò)化的嵌入式數(shù)控系統(tǒng)的中央數(shù)控單元中，實現(xiàn)數(shù)控系統(tǒng)等數(shù)控設(shè)備小型化、網(wǎng)絡(luò)化和集成化的需要。并以此為基礎(chǔ)，結(jié)合計算機(jī)控制實驗室建設(shè)，構(gòu)建了三層(信息層、控制層和設(shè)備層)工業(yè)網(wǎng)絡(luò)實驗平臺，實現(xiàn)了實驗室設(shè)備真正的網(wǎng)絡(luò)互連，為網(wǎng)絡(luò)控制研究提供了一個高性能的平臺。
標(biāo)簽： ARM 嵌入式網(wǎng)絡(luò) 控制器
上傳時間： 2013-06-10
上傳用戶：hzy5825468
隨著微電子技術(shù)的快速發(fā)展，電子設(shè)備逐漸向著小型化、集成化方向發(fā)展；人們在要求設(shè)備性能不斷提升的同時，還要求設(shè)備功耗低、體積小、重量輕、可靠性高。同樣在我軍武器裝備的研制過程中，也對各武器裝備都提出了新的要求，特別是針對單兵配備的便攜設(shè)備，對體積、功耗、擴(kuò)展性的要求更是嚴(yán)格。 在某手持式設(shè)備的開發(fā)項目中，需要設(shè)計一塊接口板，要求實現(xiàn)高達(dá)8個串行口擴(kuò)展以及能源管理和數(shù)字輸入輸出接口等功能，該接口板與處理器模塊的連接總線采用LPC總線，整個手持設(shè)備除了對功能有基本的要求以外，對體積及功耗都提出了極高的要求。針對項目的具體設(shè)計要求，經(jīng)過與傳統(tǒng)設(shè)計方法的比較，決定采用FPGA來實現(xiàn)LPC接口及UART控制器功能。 論文的主要目標(biāo)是完成LPC接口的UART控制在FPGA中的實現(xiàn)。對于各模塊中的關(guān)鍵的功能部分，文中對其實現(xiàn)都進(jìn)行了詳細(xì)的說明。整個設(shè)計全部采用硬件描述語言(HDL)實現(xiàn)，并且采用了分模塊的設(shè)計風(fēng)格，具有很好的重用性。 為了在硬件平臺上驗證設(shè)計，還實做了FPGA驗證平臺，并用C語言編寫了測試程序。經(jīng)過驗證，該方案完全實現(xiàn)了接口板的功能要求，并且滿足體積和功耗上的要求，取得了良好的效果。 論文通過采用FPGA作為電路設(shè)計的核心，以一種新的數(shù)字電路設(shè)計方法實現(xiàn)電路功能；旨在通過這種方式，不斷提高設(shè)備的性能并拓展設(shè)計者思想。
上傳時間： 2013-05-21
上傳用戶：poyao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
