解壓密碼：www.elecfans.com 隨著微電子技術的迅速發展以及集成電路規模不斷提高，對電路性能的設計 要求越來越嚴格，這勢必對用于大規模集成電路設計的EDA 工具提出越來越高的 要求。自1972 年美國加利福尼亞大學柏克萊分校電機工程和計算機科學系開發 的用于集成電路性能分析的電路模擬程序SPICE（Simulation Program with IC Emphasis）誕生以來，為適應現代微電子工業的發展，各種用于集成電路設計的 電路模擬分析工具不斷涌現。HSPICE 是Meta-Software 公司為集成電路設計中 的穩態分析，瞬態分析和頻域分析等電路性能的模擬分析而開發的一個商業化通 用電路模擬程序，它在柏克萊的SPICE（1972 年推出），MicroSim公司的PSPICE （1984 年推出）以及其它電路分析軟件的基礎上，又加入了一些新的功能，經 過不斷的改進，目前已被許多公司、大學和研究開發機構廣泛應用。HSPICE 可 與許多主要的EDA 設計工具，諸如Candence,Workview 等兼容，能提供許多重要 的針對集成電路性能的電路仿真和設計結果。采用HSPICE 軟件可以在直流到高 于100MHz 的微波頻率范圍內對電路作精確的仿真、分析和優化。在實際應用中， HSPICE能提供關鍵性的電路模擬和設計方案，并且應用HSPICE進行電路模擬時， 其電路規模僅取決于用戶計算機的實際存儲器容量。 The HSPICE Integrator Program enables qualified EDA vendors to integrate their products with the de facto standard HSPICE simulator, HSPICE RF simulator, and WaveView Analyzer™. In addition, qualified HSPICE Integrator Program members have access to HSPICE integrator application programming interfaces (APIs). Collaboration between HSPICE Integrator Program members will enable customers to achieve more thorough design verification in a shorter period of time from the improvements offered by inter-company EDA design solutions.
上傳時間： 2013-11-10
上傳用戶：123312
1 緒論 6 1.1 加速器 6 1.2 粒子和射線 6 1.3 加速器的分類 8 1.4 加速器的用途 9 1.5 加速器的一般構成 11 1.6 加速器的主要指標 12 2 電子直線加速器概述 15 2.1 電子直線加速器的一般構成 15 2.2 高頻行波電場的加速作用 17 2.3 電子在加速過程中速度變化規律 21 2.4 同步加速條件 23 3 相對論效應修正 26 3.1 電子速度的相對論效應 26 3.2 電子質量的相對論效應 27 3.3 相對論的質能關系定律及速度修正系數 29 3.4 計及質量變化引起的修正 32 3.5 計及電子束本身磁場效應的修正 35
標簽： 電子學
上傳時間： 2013-11-21
上傳用戶：Breathe0125
附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2014-12-31
上傳用戶：sunshine1402
微波軟件
上傳時間： 2013-10-14
上傳用戶：stvnash
一種好用的微波小軟件
標簽： 模擬軟件
上傳時間： 2013-11-02
上傳用戶：wawjj
附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2013-10-15
上傳用戶：3294322651
微波軟件
上傳時間： 2013-11-18
上傳用戶：star_in_rain
一種好用的微波小軟件
標簽： 模擬軟件
上傳時間： 2013-11-21
上傳用戶：asdkin
徹底解決99在以往不能完全漢化的問題，全面實現漢化，具體到每個對話框和工作表，對初學者和英文不好的用戶非常實用，也非常簡單！ 用過的，麻煩頂一下我，或加一點分，謝謝啦！
上傳時間： 2013-10-24
上傳用戶：小眼睛LSL
解壓密碼：www.elecfans.com 隨著微電子技術的迅速發展以及集成電路規模不斷提高，對電路性能的設計 要求越來越嚴格，這勢必對用于大規模集成電路設計的EDA 工具提出越來越高的 要求。自1972 年美國加利福尼亞大學柏克萊分校電機工程和計算機科學系開發 的用于集成電路性能分析的電路模擬程序SPICE（Simulation Program with IC Emphasis）誕生以來，為適應現代微電子工業的發展，各種用于集成電路設計的 電路模擬分析工具不斷涌現。HSPICE 是Meta-Software 公司為集成電路設計中 的穩態分析，瞬態分析和頻域分析等電路性能的模擬分析而開發的一個商業化通 用電路模擬程序，它在柏克萊的SPICE（1972 年推出），MicroSim公司的PSPICE （1984 年推出）以及其它電路分析軟件的基礎上，又加入了一些新的功能，經 過不斷的改進，目前已被許多公司、大學和研究開發機構廣泛應用。HSPICE 可 與許多主要的EDA 設計工具，諸如Candence,Workview 等兼容，能提供許多重要 的針對集成電路性能的電路仿真和設計結果。采用HSPICE 軟件可以在直流到高 于100MHz 的微波頻率范圍內對電路作精確的仿真、分析和優化。在實際應用中， HSPICE能提供關鍵性的電路模擬和設計方案，并且應用HSPICE進行電路模擬時， 其電路規模僅取決于用戶計算機的實際存儲器容量。 The HSPICE Integrator Program enables qualified EDA vendors to integrate their products with the de facto standard HSPICE simulator, HSPICE RF simulator, and WaveView Analyzer™. In addition, qualified HSPICE Integrator Program members have access to HSPICE integrator application programming interfaces (APIs). Collaboration between HSPICE Integrator Program members will enable customers to achieve more thorough design verification in a shorter period of time from the improvements offered by inter-company EDA design solutions.
上傳時間： 2013-10-18
上傳用戶：s363994250
