LED調(diào)光－DMX512燈光協(xié)義接收控制.對(duì)做LED的DMX調(diào)光很幫助的
上傳時(shí)間： 2013-04-24
上傳用戶：米卡
在分析TPUP 微型打印機(jī)控打原理的基礎(chǔ)上, 設(shè)計(jì)了以AT89S52 為核心的微型打印機(jī)接口, 介紹了AT89S52 單片機(jī)接口應(yīng)用設(shè)置、接口轉(zhuǎn)換電路及微打的串行通信方法,此方法也可應(yīng)用于其它類型的微
標(biāo)簽： 單片機(jī) 微型打印機(jī) 接口設(shè)計(jì)
上傳時(shí)間： 2013-06-29
上傳用戶：trepb001
介招用AT8 9 c5 單片機(jī)構(gòu)成微型可鳊程控制器PLc的設(shè)計(jì)思路一系統(tǒng)硬件配置和軟件設(shè)計(jì)方法，最后給出此微型可鳊程控制器在水塔水位控制中應(yīng)用的實(shí)例。
上傳時(shí)間： 2013-04-24
上傳用戶：zhangjt
甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內(nèi)進(jìn)行數(shù)據(jù)傳輸?shù)墓鈧鬏敿夹g(shù).它主要應(yīng)用于網(wǎng)絡(luò)中的交換機(jī)、核心路由器(CR)、光交叉連接設(shè)備(OXC)、分插復(fù)用器(ADM)和波分復(fù)用(WDM)終端等不同層次設(shè)備之間的互連,具有構(gòu)建方便、性能穩(wěn)定和成本低等優(yōu)點(diǎn),是光通信技術(shù)發(fā)展的一個(gè)全新領(lǐng)域,逐漸成為國(guó)際通用的標(biāo)準(zhǔn)技術(shù),成為全光網(wǎng)的一個(gè)重要組成部分. 本文深入研究了VSR并行光傳輸系統(tǒng),完成了VSR技術(shù)的核心部分--轉(zhuǎn)換器子系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),使用現(xiàn)場(chǎng)可編程陣列FPGA(Field Programmable GateArray)來(lái)完成轉(zhuǎn)換器電路的設(shè)計(jì)和功能實(shí)現(xiàn).深入研究現(xiàn)有VSR4-1.0和VSR4-3.0兩種并行傳輸標(biāo)準(zhǔn),在其技術(shù)原理的基礎(chǔ)上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統(tǒng)總吞吐量大的優(yōu)勢(shì),為將來(lái)向更高速率升級(jí)提供了依據(jù).根據(jù)萬(wàn)兆以太網(wǎng)的技術(shù)特點(diǎn)和傳輸要求,提出并設(shè)計(jì)了用VSR技術(shù)實(shí)現(xiàn)局域和廣域萬(wàn)兆以太網(wǎng)在較短距離上的高速互連的系統(tǒng)方案,成功地將VSR技術(shù)移植到萬(wàn)兆以太網(wǎng)上,實(shí)現(xiàn)低成本、構(gòu)建方便和性能穩(wěn)定的高速短距離傳輸. 本文所有的設(shè)計(jì)均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實(shí)現(xiàn),采用Altera的Quartus Ⅱ開發(fā)工具和 Verilog HDL硬件描述語(yǔ)言完成了VSR4-1.0轉(zhuǎn)換器集成電路和萬(wàn)兆以太網(wǎng)的SERDES的設(shè)計(jì)和仿真,并給出了各模塊的電路結(jié)構(gòu)和仿真結(jié)果.仿真的結(jié)果表明,所有的設(shè)計(jì)均能正確的實(shí)現(xiàn)各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統(tǒng)的要求.
上傳時(shí)間： 2013-07-14
上傳用戶：han0097
康華光第五版模電答案，很全的啊，每個(gè)章節(jié)都有詳細(xì)的講解
標(biāo)簽： 模電
上傳時(shí)間： 2013-07-06
上傳用戶：qqiang2006
THK的幾款微型導(dǎo)軌的選型以及尺寸數(shù)據(jù)表，
上傳時(shí)間： 2013-07-11
上傳用戶：lwwhust
微型鍋爐液位模糊PID控制:本文研究基于Profibus 現(xiàn)場(chǎng)總線和以太網(wǎng)兩級(jí)網(wǎng)絡(luò)的過程控制系統(tǒng)實(shí)驗(yàn)裝置，被控對(duì)象是模擬電熱鍋爐。重點(diǎn)介紹了模糊PID 控制算法在鍋爐液位控制實(shí)驗(yàn)系統(tǒng)中的應(yīng)用，說(shuō)明了實(shí)
上傳時(shí)間： 2013-04-24
上傳用戶：liglechongchong
TLP521光耦和2sc2120三極管，IRF9140組成的驅(qū)動(dòng)電路
上傳時(shí)間： 2013-07-07
上傳用戶：西伯利亞
LED照明已確然成為一項(xiàng)主流技術(shù)。該項(xiàng)技術(shù)正日臻成熟，標(biāo)志之一就是大量LED照明標(biāo)準(zhǔn)和規(guī)范的陸續(xù)出臺(tái)。嚴(yán)格的效率要求已存在相當(dāng)一段時(shí)間了，今后仍將不斷提高。但近段時(shí)間，LED照明設(shè)計(jì)師的工作卻更為棘手了，因?yàn)橐瑫r(shí)滿足以下兩項(xiàng)要求：既要用針對(duì)白熾燈的調(diào)光器來(lái)實(shí)現(xiàn)調(diào)光控制功能，又要實(shí)現(xiàn)高功率因數(shù)性能。
標(biāo)簽： LED 照明應(yīng)用 無(wú)閃爍調(diào)光
上傳時(shí)間： 2013-05-27
上傳用戶：cknck
近年來(lái)提出的光突發(fā)交換OBS(Optical．Burst Switching)技術(shù)，結(jié)合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點(diǎn)，有效支持高突發(fā)、高速率的多種業(yè)務(wù)，成為目前研究的熱點(diǎn)和前沿。 本論文圍繞國(guó)家“863”計(jì)劃資助課題“光突發(fā)交換關(guān)鍵技術(shù)和試驗(yàn)系統(tǒng)”，主要涉及兩個(gè)方面：LOBS邊緣節(jié)點(diǎn)核心板和光板FPGA的實(shí)現(xiàn)方案，重點(diǎn)關(guān)注于邊緣節(jié)點(diǎn)核心板突發(fā)包組裝算法。 本文第一章首先介紹LOBS網(wǎng)絡(luò)的背景、架構(gòu)，分析了LOBS網(wǎng)絡(luò)的關(guān)鍵技術(shù)，然后介紹了本論文后續(xù)章節(jié)研究的主要內(nèi)容。 第二章介紹了LOBS邊緣節(jié)點(diǎn)的總體結(jié)構(gòu)，主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片，突發(fā)包組裝FPGA，突發(fā)包調(diào)度FPGA，SDRAM以及背板驅(qū)動(dòng)芯片($2064)等硬件模塊。光板包括$2064，發(fā)射FPGA，接收FPGA，光發(fā)射機(jī)，光接收機(jī)，CDR等硬件模塊。論文對(duì)這些軟硬件資源進(jìn)行了詳細(xì)介紹，重點(diǎn)關(guān)注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節(jié)點(diǎn)FPGA的具體實(shí)現(xiàn)方法，分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對(duì)數(shù)據(jù)和描述信息分別存儲(chǔ)，僅對(duì)描述信息進(jìn)行處理，提高了組裝效率。在維護(hù)突發(fā)包信息時(shí)，實(shí)時(shí)查詢和更新FEC配置表，保證了對(duì)FEE狀態(tài)表維護(hù)的靈活性。在讀寫SDRAM時(shí)都采用整頁(yè)突發(fā)讀寫模式，對(duì)MAC幀整幀一次性寫入，讀取時(shí)采用超前預(yù)讀模式，對(duì)SDRAM內(nèi)存的使用采取即時(shí)申請(qǐng)方式，十分靈活高效。光板FPGA分為發(fā)射和接收兩個(gè)方向，主要是將進(jìn)入FPGA的數(shù)據(jù)進(jìn)行同步后按照指定的格式發(fā)送。 第四章總結(jié)了論文的主要內(nèi)容，并對(duì)LOBS技術(shù)進(jìn)行展望。本論文組幀算法采用動(dòng)態(tài)組裝參數(shù)表的方法，可以充分支持各種擴(kuò)展，包括自適應(yīng)動(dòng)態(tài)組裝算法。
標(biāo)簽： LOBS FPGA 節(jié)點(diǎn)
上傳時(shí)間： 2013-05-26
上傳用戶：AbuGe
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
