基于51單片機的低價型遠程多用途無線遙控模塊:開發完成了一種基于單片機的遠程無線遙控系統, 其主控制器為W78E516B 微處理器, 網絡通訊采用RTL8019AS 芯片, 實現了低成本和低功耗; 遠
上傳時間: 2013-05-19
上傳用戶:Zxcvbnm
MF125型萬用表電路圖
上傳時間: 2013-04-24
上傳用戶:古谷仁美
高壓動態無功補償及濾波裝置(TCR型SCV)SVC=FC+TCRTCR: Thyristor Controlled Reactor 晶閘管控制電抗器SCV: Static
上傳時間: 2013-07-21
上傳用戶:Miyuki
地鐵信號設備中輸入輸出設備是信號邏輯和現場設備之間的接口,有著四高(高安全,高可靠,高可維護,高可用)要求,目前信號系統廠家的傳統做法是整個信號系統產品由一家公司來完成,可是隨著技算機技術的快速發展,邏輯部份目前已可以采用通用COTS產品,而輸入輸出部分還是需要各個信號廠家自己設計和生產,因此設計出一款通用型的輸入輸出控制器已成地鐵行業的發展方向。 為了滿足以上要求,本文從實際應用角度出發,使信號系統的產品更加的開放透明,設計出基于ARM的地鐵用安全型的智能I/O,從而使信號系統設計可以方便地和現場信號設備接口。 在硬件上采用冗余設計,以ARM為主處理器,整個系統無單點硬件故障,采集部分采用動態異或輸入設計,驅動部分采用安全驅動設計。 基于ARM的地鐵用安全智能I/O嚴格遵循歐洲鐵路信號產品的標準,使系統的安全性,可靠性,可用性和可維護性有了充分的保障。 本文主要介紹了地鐵用安全型智能I/O控制器的設計和實現,包括設計思想,具體實施,硬件和軟件的設計等。
上傳時間: 2013-06-12
上傳用戶:ljthhhhhh123
本文主要介紹的是開關型霍爾傳感器的應用。
上傳時間: 2013-07-02
上傳用戶:希醬大魔王
雙基地合成孔徑雷達(簡稱雙基地SAR或Bistatic SAR)是一種新的成像雷達,也是當今SAR技術的一個發展方向,在軍用及民用領域都具有良好的應用前景,近年來成為研究的熱點。本文則側重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實現。 在雙基地SAR系統及成像算法的研究方面,推導了雙基地SAR的系統分辨特性及雷達方程,分析了主要系統參數之間的約束關系。針對正側視機載雙基地SAR系統,本文對距離一多普勒算法進行了推廣。最后得到點目標的仿真結果。 在成像算法的FPGA實現上,在System Generator環境下對算法進行定點仿真。完成距離一多普勒成像算法的硬件實現,其中包括了FFT快速傅立葉變換、硬件乘法器、:Rocket I/O接口設計、DCM數字時鐘管理等主要部分。針對硬件實現的特點,對算法的部分運算進行了簡化。 為了對算法實現進行驗證,設計開發了該算法的硬件測試平臺。主要基于ML310評估板上XC2VP30芯片中嵌入的Power PC 405,完成其硬件部分的設計,主要包括了Aurora協議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時鐘等部分。
上傳時間: 2013-07-26
上傳用戶:是王洪文
目錄 第1章 概述 1.1 采用C語言提高編制單片機應用程序的效率 1.2 C語言具有突出的優點 1.3 AvR單片機簡介 1.4 AvR單片機的C編譯器簡介 第2章 學習AVR單片機C程序設計所用的軟件及實驗器材介紹 2.1 IAR Enlbedded Workbench IDE C語言編譯器 2.2 AVR Studio集成開發環境 2.3 PonyProg2000下載軟件及SL—ISP下載軟件 2.4 AVR DEM0單片機綜合實驗板 2.5 AvR單片機JTAG仿真器 2.6 并口下載器 2.7 通用型多功能USB編程器 第3章 AvR單片機開發軟件的安裝及第一個入門程序 3.1 安裝IAR for AVR 4.30集成開發環境 3.2 安裝AVR Studio集成開發環境 3.3 安裝PonyProg2000下載軟件 3.4 安裝SLISP下載軟件 3.5 AvR單片機開發過程 3.6 第一個AVR入門程序 第4章 AVR單片機的主要特性及基本結構 4.1 ATMEGA16(L)單片機的產品特性 4.2 ATMEGA16(L)單片機的基本組成及引腳配置 4.3 AvR單片機的CPU內核 4.4 AvR的存儲器 4.5 系統時鐘及時鐘選項 4.6 電源管理及睡眠模式 4.7 系統控制和復位 4.8 中斷 第5章 C語言基礎知識 5.1 C語言的標識符與關鍵字 5.2 數據類型 5.3 AVR單片機的數據存儲空間 5.4 常量、變量及存儲方式 5.5 數組 5.6 C語言的運算 5.7 流程控制 5.8 函數 5.9 指針 5.10 結構體 5.11 共用體 5.12 中斷函數 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4組通用數字I/O端口的應用設置 6.3 ATMEGA16(L)的I/O端口使用注意事項 6.4 ATMEGAl6(L)PB口輸出實驗 6.5 8位數碼管測試 6.6 獨立式按鍵開關的使用 6.7 發光二極管的移動控制(跑馬燈實驗) 6.8 0~99數字的加減控制 6.9 4×4行列式按鍵開關的使用 第7章 ATMEGAl6(L)的中斷系統使用 7.1 ATMEGA16(L)的中斷系統 7.2 相關的中斷控制寄存器 7.3 INT1外部中斷實驗 7.4 INTO/INTl中斷計數實驗 7.5 INTO/INTl中斷嵌套實驗 7.6 2路防盜報警器實驗 7.7 低功耗睡眠模式下的按鍵中斷 7.8 4×4行列式按鍵的睡眠模式中斷喚醒設計 第8章 ATMEGAl6(L)驅動16×2點陣字符液晶模塊 8.1 16×2點陣字符液晶顯示器概述 8.2 液晶顯示器的突出優點 8.3 16×2字符型液晶顯示模塊(LCM)特性 8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能 8.5 16×2字符型液晶顯示模塊(LCM)的內部結構 8.6 液晶顯示控制驅動集成電路HD44780特點 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作時序 8.10 8位數據傳送的ATMEGAl6(L)驅動16×2點陣字符液晶模塊的子函數 8.11 8位數據傳送的16×2 LCM演示程序1 8.12 8位數據傳送的16×2 LCM演示程序2 8.13 4位數據傳送的ATMEGA16(L)驅動16×2點陣字符液晶模塊的子函數 8.14 4位數據傳送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定時/計數器 9.1 預分頻器和多路選擇器 9.2 8位定時/計時器T/C0 9.3 8位定時/計數器0的寄存器 9.4 16位定時/計數器T/C1 9.5 16位定時/計數器1的寄存器 9.6 8位定時/計數器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C語言編譯器安裝 9.9 定時/計數器1的計時實驗 9.10 定時/計數器0的中斷實驗 9.11 4位顯示秒表實驗 9.12 比較匹配中斷及定時溢出中斷的測試實驗 9.13 PWM測試實驗 9.14 0~5 V數字電壓調整器 9.15 定時器(計數器)0的計數實驗 9.16 定時/計數器1的輸入捕獲實驗 ......
上傳時間: 2013-07-30
上傳用戶:yepeng139
信息技術的不斷發展,對信息的安全提出了更高的要求.在應用公鑰密碼體制的時候,對密鑰長度要求越來越大,處理的速度要求越來越快.而基于橢圓曲線離散對數問題的橢圓曲線密碼體制,因其每比特最大的安全性,受到了越來越廣泛的注意.橢圓曲線密碼體制(ECC:Elliptic Curve Cryptosystem)的快速實現也成為一個關注的方面.該文按照確定有限域、選取曲線參數、劃分結構模塊、優化模塊算法、實現模塊設計,驗證模塊功能的順序進行書寫.為了硬件實現上的方便,設計選擇了含有Ⅱ型優化正規基的伽略域GF(2191),并在該域上構造了隨機的橢圓曲線.根據層次化、結構化的設計思路,將橢圓曲線上的標量乘法運算劃分成兩個運算層次:橢圓曲線上的運算和有限域上的運算.模塊劃分之后,利用自底向上的設計思路,主要針對有限域上的乘法運算進行了重要的改進,并對加法群中的標量乘運算的算法進行了分析、證明,以達到面積優化和快速執行的效果.具體設計中,采用硬件描述語言Verilog HDL,在Mentor Graphics公司出品的FPGA Advantage平臺上進行電路設計.完成了各個模塊的設計輸入和仿真.設計選用了Altera公司的APEX Ⅱ系列器件,利用第一方軟件Quartus Ⅱ 2.2進行綜合、布局、布線和時序仿真.文中給出了橢圓曲線上的點加、倍點和標量乘法模塊的具體設計結構框圖.并且根據橢圓曲線的標量乘特點,提出了合適的驗證方案.該設計完成了橢圓曲線上的標量乘法運算.設計主要針對資源受限的應用環境:改進了有限域上的乘法運算、使用了沒有預處理的標量乘算法.改進后的橢圓曲線標量乘法需要2,741,998個邏輯單元,在100MHz的時鐘約束下,運行一次標量乘法運算需要567.69us.該次設計的結果可以直接用來構造橢圓曲線上的簽名、驗證、密鑰交換等算法.
上傳時間: 2013-05-24
上傳用戶:zhuo0008
現場可編程門陣列(FPGA)是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用和發展,也使電子設計的規模和集成度不斷提高。同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 隨著數字電子技術的發展,數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。快速傅里葉變換(FFT)作為數字信號處理的核心技術之一,是離散傅里葉變換的運算時間縮短了幾個數量級。FFT已經成為現代信號處理的重要理論之一。 該文的目的就是研究如何應用FPGA實現FFT算法,研制具有自己知識產權的FFT信號處理器具有重要的理論意義和實用意義。 設計采用基4算法設計了一個具有實用價值的FFT實時硬件處理器。其中使用了改進的CORDIC流水線結構設計了FFT的蝶型運算單元,將硬件不易于實現、運算緩慢的乘法單元轉換成硬件易于實現、運算快捷的加法單元。并根據基4算法的尋址特點設計了簡單快速的地址發生器。整體采用流水線的工作方式,并將雙端口RAM、只讀ROM全部內置在FPGA芯片內部,使整個系統的數據交換和處理速度得以提高。 整個設計利用ALTERA公司提供的QUARTUSⅡ4.0開發軟件,采用先進的層次化設計思想,使用一片FPGA芯片完成了整個FFT處理器的電路設計。整體設計經過時序仿真和硬件仿真,運行速度達到100MHz以上。
上傳時間: 2013-07-01
上傳用戶:FFAN
隨著TD—SCDMA技術的不斷發展,TD—SCDMA系統產品也逐步成熟并隨之完善。產品家族日益豐富,室內型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產品逐步問世,可以滿足不同場景的建網需求。而分布式基站(BBU+RRU)越來越多地受到業界的關注和重視。 本文主要從TD—SCDMA頻點拉遠系統(RRU)和軟件無線電技術的發展入手,重點研究TD—SCDMA頻點拉遠系統的FPGA設計與實現。TD—SCDMA通信系統通過靈活分配不同的上下行時隙,實現業務的不對稱性,但是多路數字中頻所構成的系統成本高和控制的復雜性,以及TDD雙工模式下,系統的峰均比隨時隙數增加而增加,對整個頻點拉遠系統的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統使用軟件無線電平臺,一方面軟件算法可以有效保證時隙分配的準確性,保證對前端控制器的開關控制,以及對上下行功率讀取計算和子幀的靈活提取,另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力,有效的控制TDD系統的峰均比,有效降低系統對前端放大器線性輸出能力的要求。 本文主要研究軟件無線電中DUC和CFR的關鍵技術以及FPGA實現,DUC主要由3倍FIR內插成型濾波器、2倍插值補償濾波器以及5級CIC濾波器級聯組成;而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法,可以降低相鄰信道的溢出,更有效的降低CF值。將DUC/CFR以單片FPGA實現,能很好提高RRU性能,減少其硬件結構,降低成本,降低功耗,增加外部環境的穩定性。
上傳時間: 2013-04-24
上傳用戶:18752787361