數據采集系統是信號與信息處理系統中不可缺少的重要組成部分，同時也是軟件無線電系統中的核心模塊，在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現在高性能FPGA平臺上設計SOC系統的思路，本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁，發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計，并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環PLL、觸發器，緩沖器FIFO、計數器等，能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上，采用FPGA片內存儲器。可根據系統需要隨時進行設置，并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制，可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性，并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。
上傳時間： 2013-07-09
上傳用戶：sdfsdfs
發光二極體(Light Emitting Diode, LED)為半導體發光之固態光源。它成為具省電、輕巧、壽命長、環保(不含汞)等優點之新世代照明光源。目前LED已開始應用於液晶顯示
上傳時間： 2013-04-24
上傳用戶：王慶才
當前，在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經達到了物理極限，不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中，包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議，它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會（PICMG）開發，其主要目的是定義一種開放的通信和計算架構，使它們能被方便而迅速地集成，滿足高性能系統業務的要求。ATCA作為標準串行總線結構，支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器，提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器，為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析， 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具，可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。
上傳時間： 2013-05-29
上傳用戶：frank1234
1. 數碼管顯示原理 數碼的顯示方式一般有三種： 第一種是字型重疊式； 第二種是分段式； 第三種是點陣式。 目前以分段式應用最為普遍，主要器件是七段發光二極管（LED）顯示器。它可分為兩種， 一是共陽極顯示器（發光二極管的陽極都接在一個公共點上） ，另一是共陰極顯示器（發光 二極管的陽極都接在一個公共點上，使用時公共點接地） 。 EXCD-1 開發板使用的數碼管為四位共陰極數碼管， 每一位的共陰極 7 段數碼管由 7個 發光 LED 組成，呈“ ”字狀，7 個發光 LED 的陰極連接在一起，陽極分別連接至 FPGA 相應引腳。SEG_SEL1、SEG_SEL2、SEG_SEL3 和 SEG_SEL4 為四位 7 段數碼管的位選擇 端。當其值為“1”時，相應的 7 段數碼管被選通。當輸入到 7 段數碼管 SEG_A~ SEG_G和 EG_DP 管腳的數據為高電平時，該管腳對應的段變亮，當輸入到 7 段數碼管 SEG_A~ EG_G和 SEG_DP 管腳的數據為低電平時，該管腳對應的段變滅。
上傳時間： 2013-05-23
上傳用戶：66666
小車驅動LM298N的PCB與原理圖，用L298N驅動我的小車的兩個直流減速電機，其實它很好用，1和15和8引腳直接接地，4管腳VS接2.5到46的電壓，它是用來驅動電機的，9引腳是用來接4.5到7V的電壓的，它是用來驅動L298芯片的，記住，L298需要從外部接兩個電壓，一個是給電機的，另一個給L298芯片的，6和11引腳是它的使能端，一個使能端控制一個電機，至于那個控制那個你自己焊接，你可以把它理解為總開關，只有當它們都是高電平的時候兩個電機才有可能工作，5,7,10,12是298的信號輸入端和單片機的IO口相連，2,3,13,14是輸出端，輸入5和7控制輸出2和3, 輸入的10,12控制輸出的13,14
上傳時間： 2013-07-26
上傳用戶：zhengjian
●抗線路接反功能可在線路跨接出錯時為技術員節省查找故障所消耗的大量時間； ●采用與 RS-485 相同的外引腳，無需重新設計電路板； ●總線引腳能承受 –35V 至 +40V 之間的故障，可為典型 24 Vac HVAC 電源最大限度地降低直接短路所造成的損害； ●多達 32 個節點的高輸入阻抗可在統一網絡上支持多節點，無需中繼器，從而可降低系統成本
標簽：
上傳時間： 2013-06-22
上傳用戶：624971116
自1887年美國奧梯斯公司制造出世界上第一臺電梯以來，電梯作為一種垂直運動的升降設備，已日益成為人們生活中一項不可缺少的生活工具。隨著經濟的發展，高層建筑的不斷涌現，電梯的功能與種類也隨之而多樣化，同時也對電梯的穩定性、安全性、舒適性、運行效率提出了更高的要求。 電梯控制系統是電梯技術的核心，它將電梯的各機械部件有機的組合起來，實現了電梯復雜的功能與穩定有效的運行。隨著電子技術日新月異的發展，電梯控制系統經歷了繼電器控制、可編程邏輯控制(PLC)、智能微機控制的發展歷程。本文在總結了當前電梯控制系統的基礎上，設計了一套基于ARM技術與工業現場總線CAN(控制器局域網)的嵌入式集選型電梯控制系統。該控制系統采用變頻變壓調速方式，可與多款變頻器相結合，并可匹配有齒輪曳引機和無齒輪永磁同步曳引機，適用于最高樓層為64層、4m/s以下電梯控制。該控制系統目前已成功應用在某電梯生廠家的國內、南非等電梯項目中。 論文闡述了本電梯控制系統的控制策略，詳細介紹了以ARM7芯片LPC2378為核心的電梯主控制器的硬件結構及其軟件設計。曳引機的速度控制是電梯控制技術的關鍵，因此為提高電梯運行時的舒適感與運行效率，文中建立了電梯運行速度曲線的數學模型，提出了根據設定時間參數與樓層間距自動生成速度曲線的計算方法。為優化電梯起動時的舒適感，論文還討論了模糊控制技術在負載補償中的應用。此外，本文在深入闡述CANOPEN協議原理的基礎上，完成了基于CANOPEN的應用層協議設計，實現了電梯控制系統各控制器(主控制器、樓層控制器、轎廂控制器)之間實時、可靠的通信。
上傳時間： 2013-07-20
上傳用戶：西伯利亞狼
焊接教程，相當詳細的貼片元件焊接技術教程，Good！Good！Good！Good！Good！Good！Good！Good！Good！Good！Good！Good！Good！Good！
上傳時間： 2013-04-24
上傳用戶：410805624
在現代電網中，隨著超高壓、大容量、遠距離輸電線路的不斷增多，對電力系統的安全穩定運行提出了更高、更嚴格的要求。距離保護作為線路保護的基本組成部分，其工作特性對電力系統的安全穩定運行有著直接和重要的影響。為了適應現代超高壓電網穩定運行的要求，微機保護裝置在硬件和軟件上都提出了越來越高的要求。 高速數字信號處理芯片（DSP）技術的發展，為開發一種速度快、處理能力強的微機保護系統奠定了基礎。在這樣的背景下，我們采用DSP芯片和ARM處理器，設計了一個并列式雙處理器微機保護系統。該系統采用一個DSP芯片負責控制數據采集、采樣數據處理，實現保護功能。ARM微處理器承擔人機接口管理，通過串行通信方式實現與DSP端口之間的數據通信，豐富的通訊接口，使得與上位機的通訊、下載程序定值靈活方便。新的微機保護裝置不斷推出，投入運行的微機保護裝置不允許用來進行試驗、培訓，該裝置還可作為試驗教學系統，供學生學習認識微機保護裝置的內部結構，并可自行設計保護算法、編制程序，通過上位機下載到實驗裝置，完成相應保護功能的測試。 本文實現了微機保護方案的整體軟硬件設計，內容包括DSP2812微處理器芯片，ARM7微處理器LPC2220芯片，開關量輸入／輸出電路、數據采集電路、通訊和網絡接口電路、人機界面的顯示板電路，文中對各部分電路的功能、特點以及器件的選擇、引腳連接進行了詳細介紹。系統采用模塊化設計，采用雙CPU并行處理模式，針對基于LPC2220微處理器的監控管理系統，完成了最小系統設計，詳細完成了啟動電路的設計。 本文初步設計了人機操作界面，給出了軟件設計的流程圖，將實時操作系統μC/OS-Ⅱ與模塊化硬件設計相結合，共同構成一個可以重復利用的軟硬件數字系統平臺，除了可以最大限度地提高開發的效率、減少資源的浪費外，還可以通過長期對于該平臺的研究，逐步優化平臺軟硬件資源，提高其性能，并滿足日益復雜的應用需求。
上傳時間： 2013-04-24
上傳用戶：superhand
這篇論文在系統分析國內外雷達伺服控制系統研究現狀的基礎上，選定以ARM為內核的基于ARM+FPGA的雷達伺服控制器為研究對象。 首先，根據雷達伺服控制系統功能要求與性能指標，進行系統的硬件設計：選擇基于ARM920T的S3C2410和Altera公司的FPGA芯片EP1C12Q240作為主控芯片，ARM與FPGA的連接形式采用中斷+存儲器的形式；將ARM與FPGA上多余的引腳引出作為將來升級的需要；還畫出ARM+FPGA的雷達伺服控制器的系統圖并制作了PCB板。 其次，選用PID對伺服系統進行控制，模糊神經網絡綜合了模糊控制和神經網絡的優點，并利用模糊神經網絡算法對PID參數進行在線調整。用Matlab7.1進行仿真，其結果表明：該控制算法對系統具有良好的控制效果，性能較常規PID得到較大改善。 最后，根據FPGA在伺服系統主要任務，用VHDL語言和原理圖在FPGA芯片中分別編制實現DAC0832接口控制功能、光電編碼器與脈沖發生電路的程序代碼；并在Quartus II6.0環境下通過仿真，且得到仿真的波形符合系統功能要求。采用C語言編寫在ARM中實現模糊神經網絡PID控制算法的代碼，通過CodeWarrior for ARM的編譯無誤后，生成可執行文件.axf,，調用AXD進行在線仿真調試。仿真結果表明：模糊神經網絡PID算法對伺服系統能夠進行有效控制。 結果表明：ARM作為伺服控制器的內核，其性價比與集成度高：用FPGA芯片實現接口電路使伺服控制器的可靠性高、速度快、可配置及連接方式靈活。因此采用基于ARM+FPGA的雷達伺服控制器，提高了系統的開放性、實時性、可靠性，降低了系統功耗，具有重要的應用價值。
上傳時間： 2013-06-30
上傳用戶：Ruzzcoy
