altera Quartus II FSM使用 可設定時間波形，手動調(diào)整波形頻率。 (含電路)
標簽： Quartus altera FSM II
上傳時間： 2016-02-13
上傳用戶：kbnswdifs
提出了歐氏算法和IDFT相結(jié)合的RS碼流式解碼方案,并在FPGA芯片上予以實現(xiàn)。計算機仿真和實測表明,該方案在GF(28)的符號速率可達50MHz以上,最大延時為640ns,滿足了高速寬帶無線接入網(wǎng)中抗干擾編譯碼的需求。
標簽： IDFT FPGA 640 MHz
上傳時間： 2013-12-08
上傳用戶：yulg
這是一個關于PSO與PID相結(jié)合起來的一個程序,其主要用于它的延時用.
標簽： PSO PID 程序 延時
上傳時間： 2014-11-29
上傳用戶：784533221
網(wǎng)上都說單片機延時不好，我下了一個單片機精確延時程序，和大家分享。
標簽： 單片機 延時
上傳時間： 2014-08-09
上傳用戶：zhoujunzhen
16BIT的跑馬燈由快變賣由蔓變快
標簽： BIT 16
上傳時間： 2016-02-27
上傳用戶：lunshaomo
s3c44b0三星提供的讀寫eeprom的代碼要使用中斷,而且會在中斷內(nèi)延時,會影響cpu的響應速度。這個源碼是不用中斷的s3c44b0讀寫eeprom方法。
標簽： s3c44b0 eeprom 中斷 cpu
上傳時間： 2013-11-27
上傳用戶：壞天使kk
檔名 : 網(wǎng)路暗棋.zip 下載數(shù):45 檔案大小:198945 Bytes 上傳時間:2006-01-12 02:25
標簽： 198945 Bytes 2006 zip
上傳時間： 2013-12-24
上傳用戶：小寶愛考拉
此版本為V1.0 具有版主公告 破壞性語法不得留言 留言時可選擇悄悄話功能 版主帳號支援中文不需使用英文帳號 隱藏留言者的IP 線上編輯CSS系統(tǒng) 線上編輯版主公告 線上編輯留言版設定不需要在更改CGI本身系統(tǒng) 使用超連結(jié)http mail 自動轉(zhuǎn)成連結(jié)不需在使用語法 大致上的功能因該有的都有，如不夠的話可以自行增加!
標簽： 1.0 CSS 版本 英文
上傳時間： 2016-03-04
上傳用戶：15071087253
大延東輝系列儀表串行通訊協(xié)議為多種儀表所兼容,此代碼包是測試例程,稍加修改即可使用到具體數(shù)據(jù)采集應用中去.
標簽： 儀表 串行通訊 代碼 協(xié)議
上傳時間： 2014-12-21
上傳用戶：wpwpwlxwlx
VerilogHDL設計的具有傳感器探測主、支路車流量以控制燈延時的交通燈
標簽： VerilogHDL 傳感器 交通燈 探測
上傳時間： 2016-03-12
上傳用戶：wang5829
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
