用C51編寫單片機延時函數(shù) ，測試和計算了一些已有的延時函數(shù)。
上傳時間： 2013-07-02
上傳用戶：西伯利亞狼
單片機延時計算小工具，非常實用的，希望對單片機開發(fā)的學(xué)習(xí)者有用。
上傳時間： 2013-05-19
上傳用戶：
近年來，以電池作為電源的微電子產(chǎn)品得到廣泛使用，因而迫切要求采用低電源電壓的模擬電路來降低功耗。目前低電壓、低功耗的模擬電路設(shè)計技術(shù)正成為微電子行業(yè)研究的熱點之一。 在模擬集成電路中，運算放大器是最基本的電路，所以設(shè)計低電壓、低功耗的運算放大器非常必要。在實現(xiàn)低電壓、低功耗設(shè)計的過程中，必須考慮電路的主要性能指標。由于電源電壓的降低會影響電路的性能，所以只實現(xiàn)低壓、低功耗的目標而不實現(xiàn)優(yōu)良的性能(如高速)是不大妥當?shù)摹?論文對國內(nèi)外的低電壓、低功耗模擬電路的設(shè)計方法做了廣泛的調(diào)查研究，分析了這些方法的工作原理和各自的優(yōu)缺點，在吸收這些成果的基礎(chǔ)上設(shè)計了一個3.3 V低功耗、高速、軌對軌的CMOS/BiCMOS運算放大器。在設(shè)計輸入級時，選擇了兩級直接共源一共柵輸入級結(jié)構(gòu)；為穩(wěn)定運放輸出共模電壓，設(shè)計了共模負反饋電路，并進行了共模回路補償；在偏置電路設(shè)計中，電流鏡負載并不采用傳統(tǒng)的標準共源-共柵結(jié)構(gòu)，而是采用適合在低壓工況下的低壓、寬擺幅共源-共柵結(jié)構(gòu)；為了提高效率，在設(shè)計時采用了推挽共源極放大器作為輸出級，輸出電壓擺幅基本上達到了軌對軌；并采用帶有調(diào)零電阻的密勒補償技術(shù)對運放進行頻率補償。 采用標準的上華科技CSMC 0.6μpm CMOS工藝參數(shù)，對整個運放電路進行了設(shè)計，并通過了HSPICE軟件進行了仿真。結(jié)果表明，當接有5 pF負載電容和20 kΩ負載電阻時，所設(shè)計的CMOS運放的靜態(tài)功耗只有9.6 mW，時延為16.8ns，開環(huán)增益、單位增益帶寬和相位裕度分別達到82.78 dB，52.8 MHz和76°，而所設(shè)計的BiCMOS運放的靜態(tài)功耗達到10.2 mW，時延為12.7 ns，開環(huán)增益、單位增益帶寬和相位裕度分別為83.3 dB、75 MHz以及63°，各項技術(shù)指標都達到了設(shè)計要求。
標簽： CMOSBiCMOS 低壓 低功耗
上傳時間： 2013-06-29
上傳用戶：saharawalker
現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費類電子和車用電子類等領(lǐng)域，但國內(nèi)市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質(zhì)量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統(tǒng)性能的重要因素。目前，為了消除FPGA芯片內(nèi)的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(huán)(DLL)和鎖相環(huán)(PLL)兩種方法，而其各自又分為數(shù)字設(shè)計和模擬設(shè)計。雖然用模擬的方法實現(xiàn)的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設(shè)計難易程度以及可復(fù)用性等多方面考慮，我們更愿意采用數(shù)字的方法來實現(xiàn)。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎(chǔ)，對全數(shù)字延時鎖相環(huán)(DLL)電路進行分析研究和設(shè)計，在此基礎(chǔ)上設(shè)計出具有自主知識產(chǎn)權(quán)的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設(shè)計、晶體管級電路設(shè)計和仿真以及最后對設(shè)計好的電路仿真分析、電路的優(yōu)化等做了大量的工作，通過比較DLL與PLL、數(shù)字DLL與模擬DLL，深入的分析了全數(shù)字DLL模塊電路組成結(jié)構(gòu)和工作原理，設(shè)計出了符合指標要求的全數(shù)字DLL模塊電路，為開發(fā)自我知識產(chǎn)權(quán)的FPGA奠定了堅實的基礎(chǔ)。 本文先簡要介紹FPGA及其時鐘管理技術(shù)的發(fā)展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優(yōu)劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設(shè)計考慮，給出了全數(shù)字DLL整體架構(gòu)設(shè)計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應(yīng)用參數(shù)。在設(shè)計中，用Verilog-XL對部分電路進行數(shù)字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設(shè)計采用TSMC0.18μmCMOS工藝庫建模，設(shè)計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產(chǎn)品的相應(yīng)指標。最后完成了輸出電路設(shè)計，可以實現(xiàn)時鐘占空比調(diào)節(jié)，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
一種8 位I/O口的單片機顯示器和鍵盤接口
上傳時間： 2013-07-29
上傳用戶：標點符號
I/O并行口直接驅(qū)動LED顯示1. 實驗任務(wù) 如圖13所示，利用AT89S51單片機的P0端口的P0.0－P0.7連接到一個共陰數(shù)碼管的a－h(huán)的筆段上，數(shù)碼管的公共端接地。在數(shù)碼
上傳時間： 2013-06-15
上傳用戶：kytqcool
能精確計算C語言延時程序中延時時間的小工具
上傳時間： 2013-07-29
上傳用戶：357739060
pb開發(fā)soket所需要的一個關(guān)鍵動態(tài)庫，我找了很久的，現(xiàn)在份享一下-pb socket dll
上傳時間： 2013-04-24
上傳用戶：refent
隨著全控型變流技術(shù)的不斷發(fā)展和應(yīng)用領(lǐng)域的不斷拓寬，具有高功率因數(shù)的PWM整流器在工業(yè)領(lǐng)域中逐漸得到普遍重視。在目前的PWM調(diào)制方法中，自然采樣SPWM具有控制靈活、輸出脈沖波形好、諧波含量低等優(yōu)點，是一種性能優(yōu)良的調(diào)制方法。傳統(tǒng)的基于DSP的SPWM實現(xiàn)方法受DSP本身串行程序流工作模式的限制，是很難實時完成自然采樣SPWM的計算的，這在一些特殊的應(yīng)用領(lǐng)域限制了PWM整流器性能的提高。為此，論文提出了一種基于FPGA的自然采樣SPWM實現(xiàn)方法，并在三相電流型整流器樣機上進行了實驗驗證。由于FPGA具有豐富的可編程邏輯資源和I/O口，并且可以采用并行工作方式，因此控制系統(tǒng)具有更快的處理速度、更小的控制延時和更好的實時性，有利于PWM整流器性能的提高。仿真和實驗研究都表明本文的設(shè)計是正確有效的。
上傳時間： 2013-06-16
上傳用戶：黑漆漆
超寬帶沖激雷達是一種新體制雷達，其發(fā)射信號是無高頻載頻，寬度僅為納秒級的沖激脈沖。得益于這種特殊的發(fā)射信號，超寬帶沖激雷達具有優(yōu)異的探測性能和廣泛的應(yīng)用前景。自然地，對于發(fā)射機的研究，在超寬帶沖激雷達研究領(lǐng)域有著極其重要的地位。本文在超寬帶沖激雷達實驗系統(tǒng)的基礎(chǔ)上，對其發(fā)射機進行了深入研究，主要內(nèi)容如下： 1、介紹了超寬帶沖激雷達發(fā)射機，尤其是脈沖源的原理及設(shè)計。 2、分析了決定超寬帶沖激雷達探測距離的因素。在此基礎(chǔ)上尋求通過提高發(fā)射信號脈沖重復(fù)頻率來增大發(fā)射機的能量輸出；提出了一種提高脈沖重復(fù)頻率的方法。設(shè)計了基于現(xiàn)場可編程門陣列的延時控制電路，對提高脈沖重復(fù)頻率予以工程實現(xiàn)。 3、提出了超寬帶沖激雷達波束掃描的實現(xiàn)方法：通過精密控制各發(fā)射機脈沖源觸發(fā)時間，在各路發(fā)射信號之間產(chǎn)生一定的延時。設(shè)計了運用現(xiàn)場可編程門陣列實現(xiàn)這種控制的精密延時電路。
上傳時間： 2013-08-05
上傳用戶：564708051@qq.com
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
