設(shè)計(jì)一個單片機(jī)控制的簡易定時報警器。要求根據(jù)設(shè)定的初始值（1-59秒）進(jìn)行倒計(jì)時，當(dāng)計(jì)時到0時數(shù)碼管閃爍“00”（以1Hz閃爍），按鍵功能如下：（1）設(shè)定鍵：在倒計(jì)時模式時，按下此鍵后停止倒計(jì)時，進(jìn)入設(shè)置狀態(tài)；如果已經(jīng)處于設(shè)置狀態(tài)則此鍵無效。（2）增一鍵：在設(shè)置狀態(tài)時，每按一次遞增鍵，初始值的數(shù)字增1。（3）遞一鍵：在設(shè)置狀態(tài)時，每按一次遞減鍵，初始值的數(shù)字減1。（4）確認(rèn)鍵：在設(shè)置狀態(tài)時，按下此鍵后，單片機(jī)按照新的初始值進(jìn)行倒計(jì)時及顯示倒計(jì)時的數(shù)字。如果已經(jīng)處于計(jì)時狀態(tài)則此鍵無效。3.1.2 模塊1:系統(tǒng)設(shè)計(jì)（1）任務(wù)分析與整體設(shè)計(jì)思路根據(jù)題目的要求，需要實(shí)現(xiàn)如下幾個方面的功能。計(jì)時功能：要實(shí)現(xiàn)計(jì)時功能則需要使用定時器來計(jì)時，通過設(shè)置定時器的初始值來控制溢出中斷的時間間隔，再利用一個變量記錄定時器溢出的次數(shù)，達(dá)到定時1秒中的功能。然后，當(dāng)計(jì)時每到1秒鐘后，倒計(jì)時的計(jì)數(shù)器減1。當(dāng)?shù)褂?jì)時計(jì)數(shù)器到0時，觸發(fā)另一個標(biāo)志變量，進(jìn)入閃爍狀態(tài)。顯示功能：顯示倒計(jì)時的數(shù)字要采用動態(tài)掃描的方式將數(shù)字拆成“十位”和“個位”動態(tài)掃描顯示。如果處于閃爍狀態(tài)，則可以不需要動態(tài)掃描顯示，只需要控制共陰極數(shù)碼管的位控線，實(shí)現(xiàn)數(shù)碼管的滅和亮。鍵盤掃描和運(yùn)行模式的切換：主程序在初始化一些變量和寄存器之后，需要不斷循環(huán)地讀取鍵盤的狀態(tài)和動態(tài)掃描數(shù)碼管顯示相應(yīng)的數(shù)字。根據(jù)鍵盤的按鍵值實(shí)現(xiàn)設(shè)置狀態(tài)、計(jì)時狀態(tài)的切換。 （2）單片機(jī)型號及所需外圍器件型號，單片機(jī)硬件電路原理圖選用MCS-51系列AT89S51單片機(jī)作為微控制器，選擇兩個四聯(lián)的共陰極數(shù)碼管組成8位顯示模塊，由于AT89S51單片機(jī)驅(qū)動能力有限，采用兩片74HC244實(shí)現(xiàn)總線的驅(qū)動，一個74HC244完成位控線的控制和驅(qū)動，另一個74HC244完成數(shù)碼管的7段碼輸出，在輸出口上各串聯(lián)一個100歐姆的電阻對7段數(shù)碼管限流。由于鍵盤數(shù)量不多，選擇獨(dú)立式按鍵與P1口連接作為四個按鍵輸入。沒有鍵按下時P1.0-P1.3為高電平，當(dāng)有鍵按下時，P1.0-P1.3相應(yīng)管腳為低電平。電路原理圖如圖3-1所示。
標(biāo)簽： 單片機(jī)開發(fā) 工程 案例分析
上傳時間： 2013-11-13
上傳用戶：曹云鵬
一、實(shí)驗(yàn)?zāi)康模保莆斩〞r/計(jì)數(shù)器、輸入/輸出接口電路設(shè)計(jì)方法。 ２．掌握中斷控制編程技術(shù)的方法和應(yīng)用。３．掌握8086匯編語言程序設(shè)計(jì)方法。 二、實(shí)驗(yàn)內(nèi)容與要求 微機(jī)燈光控制系統(tǒng)主要用于娛樂場所的彩燈控制。系統(tǒng)的彩燈共有12組，在實(shí)驗(yàn)時用12個發(fā)光二極管模擬。1. 基本要求：燈光控制共有8種模式，如12個燈依次點(diǎn)亮；12個燈同時閃爍等八種。系統(tǒng)可以通過鍵盤和顯示屏的人機(jī)對話，將8種模式進(jìn)行任意個數(shù)、任意次序的連接組合。系統(tǒng)不斷重復(fù)執(zhí)行輸入的模式組合，直至鍵盤有任意一個鍵按下，退出燈光控制系統(tǒng)，返回DOS系統(tǒng)。2. 提高要求：音樂彩燈控制系統(tǒng)，根據(jù)音樂的變化控制彩燈的變化，主要有以下幾種：第一種為音樂節(jié)奏控制彩燈，按音樂的節(jié)拍變換彩燈花樣。第二種音律的強(qiáng)弱（信號幅度大小）控制彩燈。強(qiáng)音時，燈的亮度加大，且被點(diǎn)亮的數(shù)目增多。第三種按音調(diào)高低（信號頻率高低）控制彩燈。低音時，某一部分燈點(diǎn)亮；高音時，另一部分點(diǎn)亮。 三、實(shí)驗(yàn)報告要求 １．設(shè)計(jì)目的和內(nèi)容 ２．總體設(shè)計(jì) ３．硬件設(shè)計(jì)：原理圖（接線圖）及簡要說明 ４．軟件設(shè)計(jì)框圖及程序清單５．設(shè)計(jì)結(jié)果和體會（包括遇到的問題及解決的方法） 四、設(shè)計(jì)原理我們以背景霓虹燈的一種顯示效果為例，介紹控制霓虹燈顯示的基本原理。設(shè)有一排 n 段水平排列的霓虹燈，某種顯示方式為從左到右每0.2 秒逐個點(diǎn)亮。其控制過程如下： 若以“ 1 ”代表霓虹燈點(diǎn)亮，以“ 0 ”代表霓虹燈熄滅，則開始時刻， n 段霓虹燈的控制信號均為“ 0 ”，隨后，控制器將一幀 n 個數(shù)據(jù)送至 n 段霓虹燈的控制端，其中，最左邊的一段霓虹燈對應(yīng)的控制數(shù)據(jù)為“ 1 ”，其余的數(shù)據(jù)均為零，即 1000 … 000 。當(dāng) n 個數(shù)據(jù)送完以后，控制器停止送數(shù)，保留這種狀態(tài)（定時） 0.2 秒，此時，第 1 段霓虹燈被點(diǎn)亮，其余霓虹燈熄滅。隨后，控制器又在極短的時間內(nèi)將數(shù)據(jù) 1100 … 000 送至霓虹燈的控制端，并定時 0.2 秒，這段時間，前兩段霓虹燈被點(diǎn)亮。由于送數(shù)據(jù)的過程很快，我們觀測到的效果是第一段霓虹燈被點(diǎn)亮 0.2 秒后，第 2 段霓虹燈接著被點(diǎn)亮，即每隔 0.2 秒顯示一幀圖樣。如此下去，最后控制器將數(shù)據(jù) 1111 … 111 送至 n 段霓虹燈的控制端，則 n 段霓虹燈被全部點(diǎn)亮。 只要改變送至每段霓虹燈的數(shù)據(jù)，即可改變霓虹燈的顯示方式，顯然，我們可以通過合理地組合數(shù)據(jù)（編程）來得到霓虹燈的不同顯示方式。 五、總體方案論證分析系統(tǒng)設(shè)計(jì)思路如下：1) 采集8位開關(guān)輸入信號，若輸入數(shù)據(jù)為0時，將其修改為1。確定輸入的硬件接口電路。采樣輸入開關(guān)量，并存入NUM的軟件程序段。2) 以12個燈依次點(diǎn)亮為例(即燈光控制模式M1)，考慮與其相應(yīng)的燈光顯示代碼數(shù)據(jù)。確定顯示代碼數(shù)據(jù)輸出的接口電路。輸出一個同期顯示代碼的軟件程序段（暫不考慮時隙的延時要求）。3) 應(yīng)用定時中斷服務(wù)和NUM數(shù)據(jù)，實(shí)現(xiàn)t＝N×50ms的方法。4) 實(shí)現(xiàn)某一種模式燈光顯示控制中12個時隙一個周期，共重復(fù)四次的控制方法。要求在初始化時采樣開關(guān)輸入數(shù)據(jù)NUM，并以此控制每一時隙的延時時間；在每一時隙結(jié)束時，檢查有無鍵按下，若是退出鍵按下，則結(jié)束燈光控制，返回DOS系統(tǒng)，若是其他鍵就返回主菜單，重新輸入控制模式數(shù)據(jù)。5) 通過人機(jī)對話，輸入8種燈光顯示控制模式的任意個數(shù)、任意次序連接組合的控制模式數(shù)據(jù)串（以ENTER鍵結(jié)尾）。對輸入的數(shù)據(jù)進(jìn)行檢查，若數(shù)據(jù)都在1 - 8之間，則存入INBUF；若有錯誤，則通過屏幕顯示輸入錯誤，準(zhǔn)備重新輸入燈光顯示控制模式數(shù)據(jù)。6) 依次讀取INBUF中的控制模式數(shù)據(jù)進(jìn)行不同模式的燈光顯示控制，在沒有任意鍵按下的情況下，系統(tǒng)從第一個控制模式數(shù)據(jù)開始，順序工作到最后一個控制模式數(shù)據(jù)后，又返回到第一個控制模式數(shù)據(jù)，不斷重復(fù)循環(huán)進(jìn)行燈光顯示控制。7) 本系統(tǒng)的軟件在總體上有兩部份，即主程序（MAIN）和實(shí)時中斷服務(wù)程序（INTT）。討論以功能明確、相互界面分割清晰的軟件程序模塊化設(shè)計(jì)方法。即確定有關(guān)功能模塊，并畫出以功能模塊表示的主程序（MAIN）流程框圖和定時中斷服務(wù)程序的流程框圖。 六、硬件電路設(shè)計(jì) 以微機(jī)實(shí)驗(yàn)平臺和PC機(jī)資源為硬件設(shè)計(jì)的基礎(chǔ),不需要外加電路。主要利用了以下的資源：1．8255并行口電路8255并行口電路主要負(fù)責(zé)數(shù)據(jù)的輸入與輸出，可以輸出數(shù)據(jù)控制發(fā)光二極管的亮滅和讀取乒乓開關(guān)的數(shù)據(jù)。實(shí)驗(yàn)時可以將8255的A口、B口和一組發(fā)光二極管相連，C口和乒乓開關(guān)相連。2．8253定時/計(jì)數(shù)器8253定時/計(jì)數(shù)器和8259中斷控制器一起實(shí)現(xiàn)時隙定時。本設(shè)計(jì)的定時就是采用的t＝N×50ms的方法，50ms由8253定時/計(jì)數(shù)器的計(jì)數(shù)器0控制定時，N是在中斷服務(wù)程序中軟件計(jì)時。8253的OUT0接到IRQ2，產(chǎn)生中斷請求信號。8253定時/計(jì)數(shù)器定時結(jié)束會發(fā)出中斷信號，進(jìn)入中斷服務(wù)程序。3．PC機(jī)資源本設(shè)計(jì)除了利用PC機(jī)作為控制器之外，還利用了PC機(jī)的鍵盤和顯示器。鍵盤主要是輸入控制模式數(shù)據(jù)，顯示器就是顯示提示信息。 七、軟件設(shè)計(jì) 軟件主要分為主程序（MAIN）和中斷服務(wù)程序（INTT），主程序包含系統(tǒng)初始化、讀取乒乓開關(guān)、讀取控制模式數(shù)據(jù)以及按鍵處理等模塊。中斷服務(wù)程序主要是定時時間到后根據(jù)控制模式數(shù)據(jù)點(diǎn)亮相應(yīng)的發(fā)光二極管。1．主程序主程序的程序流程圖如圖1所示。
上傳時間： 2014-04-05
上傳用戶：q986086481
介紹一種基于狀態(tài)分析的人機(jī)交互接口設(shè)計(jì)方法，提出運(yùn)用狀態(tài)分析法設(shè)計(jì)人機(jī)接口的幾個關(guān)鍵步驟。運(yùn)用此方法， 可以很方便、快速地設(shè)計(jì)出各類人機(jī)交互接口。
上傳時間： 2013-10-23
上傳用戶：2404
三種方法讀取鍵值 使用者設(shè)計(jì)行列鍵盤介面，一般常採用三種方法讀取鍵值。 中斷式 在鍵盤按下時產(chǎn)生一個外部中斷通知CPU，並由中斷處理程式通過不同位址讀資料線上的狀態(tài)判斷哪個按鍵被按下。 本實(shí)驗(yàn)採用中斷式實(shí)現(xiàn)使用者鍵盤介面。 掃描法 對鍵盤上的某一行送低電位，其他為高電位，然後讀取列值，若列值中有一位是低，表明該行與低電位對應(yīng)列的鍵被按下。否則掃描下一行。 反轉(zhuǎn)法 先將所有行掃描線輸出低電位，讀列值，若列值有一位是低表明有鍵按下；接著所有列掃描線輸出低電位，再讀行值。 根據(jù)讀到的值組合就可以查表得到鍵碼。4x4鍵盤按4行4列組成如圖電路結(jié)構(gòu)。按鍵按下將會使行列連成通路，這也是見的使用者鍵盤設(shè)計(jì)電路。 //-----------4X4鍵盤程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時去抖動 if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復(fù)位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開 { display(data); } i=4; //計(jì)算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤碼 } } else return 17; //沒有按鍵按下 }
上傳時間： 2013-11-12
上傳用戶：a673761058
單片機(jī)應(yīng)用系統(tǒng)抗干擾技術(shù):第1章 電磁干擾控制基礎(chǔ). 1.1 電磁干擾的基本概念1 1.1.1 噪聲與干擾1 1.1.2 電磁干擾的形成因素2 1.1.3 干擾的分類2 1.2 電磁兼容性3 1.2.1 電磁兼容性定義3 1.2.2 電磁兼容性設(shè)計(jì)3 1.2.3 電磁兼容性常用術(shù)語4 1.2.4 電磁兼容性標(biāo)準(zhǔn)6 1.3 差模干擾和共模干擾8 1.3.1 差模干擾8 1.3.2 共模干擾9 1.4 電磁耦合的等效模型9 1.4.1 集中參數(shù)模型9 1.4.2 分布參數(shù)模型10 1.4.3 電磁波輻射模型11 1.5 電磁干擾的耦合途徑14 1.5.1 傳導(dǎo)耦合14 1.5.2 感應(yīng)耦合（近場耦合）15 .1.5.3 電磁輻射耦合（遠(yuǎn)場耦合）15 1.6 單片機(jī)應(yīng)用系統(tǒng)電磁干擾控制的一般方法16 第2章 數(shù)字信號耦合與傳輸機(jī)理 2.1 數(shù)字信號與電磁干擾18 2.1.1 數(shù)字信號的開關(guān)速度與頻譜18 2.1.2 開關(guān)暫態(tài)電源尖峰電流噪聲22 2.1.3 開關(guān)暫態(tài)接地反沖噪聲24 2.1.4 高速數(shù)字電路的EMI特點(diǎn)25 2.2 導(dǎo)線阻抗與線間耦合27 2.2.1 導(dǎo)體交直流電阻的計(jì)算27 2.2.2 導(dǎo)體電感量的計(jì)算29 2.2.3 導(dǎo)體電容量的計(jì)算31 2.2.4 電感耦合分析32 2.2.5 電容耦合分析35 2.3 信號的長線傳輸36 2.3.1 長線傳輸過程的數(shù)學(xué)描述36 2.3.2 均勻傳輸線特性40 2.3.3 傳輸線特性阻抗計(jì)算42 2.3.4 傳輸線特性阻抗的重復(fù)性與阻抗匹配44 2.4 數(shù)字信號傳輸過程中的畸變45 2.4.1 信號傳輸?shù)娜肷浠?5 2.4.2 信號傳輸?shù)姆瓷浠?6 2.5 信號傳輸畸變的抑制措施49 2.5.1 最大傳輸線長度的計(jì)算49 2.5.2 端點(diǎn)的阻抗匹配50 2.6 數(shù)字信號的輻射52 2.6.1 差模輻射52 2.6.2 共模輻射55 2.6.3 差模和共模輻射比較57 第3章 常用元件的可靠性能與選擇 3.1 元件的選擇與降額設(shè)計(jì)59 3.1.1 元件的選擇準(zhǔn)則59 3.1.2 元件的降額設(shè)計(jì)59 3.2 電阻器60 3.2.1 電阻器的等效電路60 3.2.2 電阻器的內(nèi)部噪聲60 3.2.3 電阻器的溫度特性61 3.2.4 電阻器的分類與主要參數(shù)62 3.2.5 電阻器的正確選用66 3.3 電容器67 3.3.1 電容器的等效電路67 3.3.2 電容器的種類與型號68 3.3.3 電容器的標(biāo)志方法70 3.3.4 電容器引腳的電感量71 3.3.5 電容器的正確選用71 3.3.6 電容器使用注意事項(xiàng)73 3.4 電感器73 3.4.1 電感器的等效電路74 3.4.2 電感器使用的注意事項(xiàng)74 3.5 數(shù)字集成電路的抗干擾性能75 3.5.1 噪聲容限與抗干擾能力75 3.5.2 施密特集成電路的噪聲容限77 3.5.3 TTL數(shù)字集成電路的抗干擾性能78 3.5.4 CMOS數(shù)字集成電路的抗干擾性能79 3.5.5 CMOS電路使用中注意事項(xiàng)80 3.5.6 集成門電路系列型號81 3.6 高速CMOS 54/74HC系列接口設(shè)計(jì)83 3.6.1 54/74HC 系列芯片特點(diǎn)83 3.6.2 74HC與TTL接口85 3.6.3 74HC與單片機(jī)接口85 3.7 元器件的裝配工藝對可靠性的影響86 第4章 電磁干擾硬件控制技術(shù) 4.1 屏蔽技術(shù)88 4.1.1 電場屏蔽88 4.1.2 磁場屏蔽89 4.1.3 電磁場屏蔽91 4.1.4 屏蔽損耗的計(jì)算92 4.1.5 屏蔽體屏蔽效能的計(jì)算99 4.1.6 屏蔽箱的設(shè)計(jì)100 4.1.7 電磁泄漏的抑制措施102 4.1.8 電纜屏蔽層的屏蔽原理108 4.1.9 屏蔽與接地113 4.1.10 屏蔽設(shè)計(jì)要點(diǎn)113 4.2 接地技術(shù)114 4.2.1 概述114 4.2.2 安全接地115 4.2.3 工作接地117 4.2.4 接地系統(tǒng)的布局119 4.2.5 接地裝置和接地電阻120 4.2.6 地環(huán)路問題121 4.2.7 浮地方式122 4.2.8 電纜屏蔽層接地123 4.3 濾波技術(shù)126 4.3.1 濾波器概述127 4.3.2 無源濾波器130 4.3.3 有源濾波器138 4.3.4 鐵氧體抗干擾磁珠143 4.3.5 貫通濾波器146 4.3.6 電纜線濾波連接器149 4.3.7 PCB板濾波器件154 4.4 隔離技術(shù)155 4.4.1 光電隔離156 4.4.2 繼電器隔離160 4.4.3 變壓器隔離 161 4.4.4 布線隔離161 4.4.5 共模扼流圈162 4.5 電路平衡結(jié)構(gòu)164 4.5.1 雙絞線在平衡電路中的使用164 4.5.2 同軸電纜的平衡結(jié)構(gòu)165 4.5.3 差分放大器165 4.6 雙絞線的抗干擾原理及應(yīng)用166 4.6.1 雙絞線的抗干擾原理166 4.6.2 雙絞線的應(yīng)用168 4.7 信號線間的串?dāng)_及抑制169 4.7.1 線間串?dāng)_分析169 4.7.2 線間串?dāng)_的抑制173 4.8 信號線的選擇與敷設(shè)174 4.8.1 信號線型式的選擇174 4.8.2 信號線截面的選擇175 4.8.3 單股導(dǎo)線的阻抗分析175 4.8.4 信號線的敷設(shè)176 4.9 漏電干擾的防止措施177 4.10 抑制數(shù)字信號噪聲常用硬件措施177 4.10.1 數(shù)字信號負(fù)傳輸方式178 4.10.2 提高數(shù)字信號的電壓等級178 4.10.3 數(shù)字輸入信號的RC阻容濾波179 4.10.4 提高輸入端的門限電壓181 4.10.5 輸入開關(guān)觸點(diǎn)抖動干擾的抑制方法181 4.10.6 提高器件的驅(qū)動能力184 4.11 靜電放電干擾及其抑制184 第5章 主機(jī)單元配置與抗干擾設(shè)計(jì) 5.1 單片機(jī)主機(jī)單元組成特點(diǎn)186 5.1.1 80C51最小應(yīng)用系統(tǒng)186 5.1.2 低功耗單片機(jī)最小應(yīng)用系統(tǒng)187 5.2 總線的可靠性設(shè)計(jì)191 5.2.1 總線驅(qū)動器191 5.2.2 總線的負(fù)載平衡192 5.2.3 總線上拉電阻的配置192 5.3 芯片配置與抗干擾193 5.3.1去耦電容配置194 5.3.2 數(shù)字輸入端的噪聲抑制194 5.3.3 數(shù)字電路不用端的處理195 5.3.4 存儲器的布線196 5.4 譯碼電路的可靠性分析197 5.4.1 過渡干擾與譯碼選通197 5.4.2 譯碼方式與抗干擾200 5.5 時鐘電路配置200 5.6 復(fù)位電路設(shè)計(jì)201 5.6.1 復(fù)位電路RC參數(shù)的選擇201 5.6.2 復(fù)位電路的可靠性與抗干擾分析202 5.6.3 I/O接口芯片的延時復(fù)位205 5.7 單片機(jī)系統(tǒng)的中斷保護(hù)問題205 5.7.1 80C51單片機(jī)的中斷機(jī)構(gòu)205 5.7.2 常用的幾種中斷保護(hù)措施205 5.8 RAM數(shù)據(jù)掉電保護(hù)207 5.8.1 片內(nèi)RAM數(shù)據(jù)保護(hù)207 5.8.2 利用雙片選的外RAM數(shù)據(jù)保護(hù)207 5.8.3 利用DS1210實(shí)現(xiàn)外RAM數(shù)據(jù)保護(hù)208 5.8.4 2 KB非易失性隨機(jī)存儲器DS1220AB/AD211 5.9 看門狗技術(shù)215 5.9.1 由單穩(wěn)態(tài)電路實(shí)現(xiàn)看門狗電路216 5.9.2 利用單片機(jī)片內(nèi)定時器實(shí)現(xiàn)軟件看門狗217 5.9.3 軟硬件結(jié)合的看門狗技術(shù)219 5.9.4 單片機(jī)內(nèi)配置看門狗電路221 5.10 微處理器監(jiān)控器223 5.10.1 微處理器監(jiān)控器MAX703～709/813L223 5.10.2 微處理器監(jiān)控器MAX791227 5.10.3 微處理器監(jiān)控器MAX807231 5.10.4 微處理器監(jiān)控器MAX690A/MAX692A234 5.10.5 微處理器監(jiān)控器MAX691A/MAX693A238 5.10.6 帶備份電池的微處理器監(jiān)控器MAX1691242 5.11 串行E2PROM X25045245 第6章 測量單元配置與抗干擾設(shè)計(jì) 6.1 概述255 6.2 模擬信號放大器256 6.2.1 集成運(yùn)算放大器256 6.2.2 測量放大器組成原理260 6.2.3 單片集成測量放大器AD521263 6.2.4 單片集成測量放大器AD522265 6.2.5 單片集成測量放大器AD526266 6.2.6 單片集成測量放大器AD620270 6.2.7 單片集成測量放大器AD623274 6.2.8 單片集成測量放大器AD624276 6.2.9 單片集成測量放大器AD625278 6.2.10 單片集成測量放大器AD626281 6.3 電壓/電流變換器（V/I）283 6.3.1 V/I變換電路..283 6.3.2 集成V/I變換器XTR101284 6.3.3 集成V/I變換器XTR110289 6.3.4 集成V/I變換器AD693292 6.3.5 集成V/I變換器AD694299 6.4 電流/電壓變換器（I/V）302 6.4.1 I/V變換電路302 6.4.2 RCV420型I/V變換器303 6.5 具有放大、濾波、激勵功能的模塊2B30/2B31305 6.6 模擬信號隔離放大器313 6.6.1 隔離放大器ISO100313 6.6.2 隔離放大器ISO120316 6.6.3 隔離放大器ISO122319 6.6.4 隔離放大器ISO130323 6.6.5 隔離放大器ISO212P326 6.6.6 由兩片VFC320組成的隔離放大器329 6.6.7 由兩光耦組成的實(shí)用線性隔離放大器333 6.7 數(shù)字電位器及其應(yīng)用336 6.7.1 非易失性數(shù)字電位器x9221336 6.7.2 非易失性數(shù)字電位器x9241343 6.8 傳感器供電電源的配置及抗干擾346 6.8.1 傳感器供電電源的擾動補(bǔ)償347 6.8.2 單片集成精密電壓芯片349 6.8.3 A/D轉(zhuǎn)換器芯片提供基準(zhǔn)電壓350 6.9 測量單元噪聲抑制措施351 6.9.1 外部噪聲源的干擾及其抑制351 6.9.2 輸入信號串模干擾的抑制352 6.9.3 輸入信號共模干擾的抑制353 6.9.4 儀器儀表的接地噪聲355 第7章 D/A、A/D單元配置與抗干擾設(shè)計(jì) 7.1 D/A、A/D轉(zhuǎn)換器的干擾源357 7.2 D/A轉(zhuǎn)換原理及抗干擾分析358 7.2.1 T型電阻D/A轉(zhuǎn)換器359 7.2.2 基準(zhǔn)電源精度要求361 7.2.3 D/A轉(zhuǎn)換器的尖峰干擾362 7.3 典型D/A轉(zhuǎn)換器與單片機(jī)接口363 7.3.1 并行12位D/A轉(zhuǎn)換器AD667363 7.3.2 串行12位D/A轉(zhuǎn)換器MAX5154370 7.4 D/A轉(zhuǎn)換器與單片機(jī)的光電接口電路377 7.5 A/D轉(zhuǎn)換器原理與抗干擾性能378 7.5.1 逐次比較式ADC原理378 7.5.2 余數(shù)反饋比較式ADC原理378 7.5.3 雙積分ADC原理380 7.5.4 V/F ADC原理382 7.5.5 ∑Δ式ADC原理384 7.6 典型A/D轉(zhuǎn)換器與單片機(jī)接口387 7.6.18 位并行逐次比較式MAX 118387 7.6.28 通道12位A/D轉(zhuǎn)換器MAX 197394 7.6.3 雙積分式A/D轉(zhuǎn)換器5G14433399 7.6.4 V/F轉(zhuǎn)換器AD 652在A/D轉(zhuǎn)換器中的應(yīng)用403 7.7 采樣保持電路與抗干擾措施408 7.8 多路模擬開關(guān)與抗干擾措施412 7.8.1 CD4051412 7.8.2 AD7501413 7.8.3 多路開關(guān)配置與抗干擾技術(shù)413 7.9 D/A、A/D轉(zhuǎn)換器的電源、接地與布線416 7.10 精密基準(zhǔn)電壓電路與噪聲抑制416 7.10.1 基準(zhǔn)電壓電路原理417 7.10.2 引腳可編程精密基準(zhǔn)電壓源AD584418 7.10.3 埋入式齊納二極管基準(zhǔn)AD588420 7.10.4 低漂移電壓基準(zhǔn)MAX676/MAX677/MAX678422 7.10.5 低功率低漂移電壓基準(zhǔn)MAX873/MAX875/MAX876424 7.10.6 MC1403/MC1403A、MC1503精密電壓基準(zhǔn)電路430 第8章 功率接口與抗干擾設(shè)計(jì) 8.1 功率驅(qū)動元件432 8.1.1 74系列功率集成電路432 8.1.2 75系列功率集成電路433 8.1.3 MOC系列光耦合過零觸發(fā)雙向晶閘管驅(qū)動器435 8.2 輸出控制功率接口電路438 8.2.1 繼電器輸出驅(qū)動接口438 8.2.2 繼電器—接觸器輸出驅(qū)動電路439 8.2.3 光電耦合器—晶閘管輸出驅(qū)動電路439 8.2.4 脈沖變壓器—晶閘管輸出電路440 8.2.5 單片機(jī)與大功率單相負(fù)載的接口電路441 8.2.6 單片機(jī)與大功率三相負(fù)載間的接口電路442 8.3 感性負(fù)載電路噪聲的抑制442 8.3.1 交直流感性負(fù)載瞬變噪聲的抑制方法442 8.3.2 晶閘管過零觸發(fā)的幾種形式445 8.3.3 利用晶閘管抑制感性負(fù)載的瞬變噪聲447 8.4 晶閘管變流裝置的干擾和抑制措施448 8.4.1 晶閘管變流裝置電氣干擾分析448 8.4.2 晶閘管變流裝置的抗干擾措施449 8.5 固態(tài)繼電器451 8.5.1 固態(tài)繼電器的原理和結(jié)構(gòu)451 8.5.2 主要參數(shù)與選用452 8.5.3 交流固態(tài)繼電器的使用454 第9章 人機(jī)對話單元配置與抗干擾設(shè)計(jì) 9.1 鍵盤接口抗干擾問題456 9.2 LED顯示器的構(gòu)造與特點(diǎn)458 9.3 LED的驅(qū)動方式459 9.3.1 采用限流電阻的驅(qū)動方式459 9.3.2 采用LM317的驅(qū)動方式460 9.3.3 串聯(lián)二極管壓降驅(qū)動方式462 9.4 典型鍵盤/顯示器接口芯片與單片機(jī)接口463 9.4.1 8位LED驅(qū)動器ICM 7218B463 9.4.2 串行LED顯示驅(qū)動器MAX 7219468 9.4.3 并行鍵盤/顯示器專用芯片8279482 9.4.4 串行鍵盤/顯示器專用芯片HD 7279A492 9.5 LED顯示接口的抗干擾措施502 9.5.1 LED靜態(tài)顯示接口的抗干擾502 9.5.2 LED動態(tài)顯示接口的抗干擾506 9.6 打印機(jī)接口與抗干擾技術(shù)508 9.6.1 并行打印機(jī)標(biāo)準(zhǔn)接口信號508 9.6.2 打印機(jī)與單片機(jī)接口電路509 9.6.3 打印機(jī)電磁干擾的防護(hù)設(shè)計(jì)510 9.6.4 提高數(shù)據(jù)傳輸可靠性的措施512 第10章 供電電源的配置與抗干擾設(shè)計(jì) 10.1 電源干擾問題概述513 10.1.1 電源干擾的類型513 10.1.2 電源干擾的耦合途徑514 10.1.3 電源的共模和差模干擾515 10.1.4 電源抗干擾的基本方法516 10.2 EMI電源濾波器517 10.2.1 實(shí)用低通電容濾波器518 10.2.2 雙繞組扼流圈的應(yīng)用518 10.3 EMI濾波器模塊519 10.3.1 濾波器模塊基礎(chǔ)知識519 10.3.2 電源濾波器模塊521 10.3.3 防雷濾波器模塊531 10.3.4 脈沖群抑制模塊532 10.4 瞬變干擾吸收器件532 10.4.1 金屬氧化物壓敏電阻（MOV）533 10.4.2 瞬變電壓抑制器（TVS）537 10.5 電源變壓器的屏蔽與隔離552 10.6 交流電源的供電抗干擾方案553 10.6.1 交流電源配電方式553 10.6.2 交流電源抗干擾綜合方案555 10.7 供電直流側(cè)抑制干擾措施555 10.7.1 整流電路的高頻濾波555 10.7.2 串聯(lián)型直流穩(wěn)壓電源配置與抗干擾556 10.7.3 集成穩(wěn)壓器使用中的保護(hù)557 10.8 開關(guān)電源干擾的抑制措施559 10.8.1 開關(guān)噪聲的分類559 10.8.2 開關(guān)電源噪聲的抑制措施560 10.9 微機(jī)用不間斷電源UPS561 10.10 采用晶閘管無觸點(diǎn)開關(guān)消除瞬態(tài)干擾設(shè)計(jì)方案564 第11章 印制電路板的抗干擾設(shè)計(jì) 11.1 印制電路板用覆銅板566 11.1.1 覆銅板材料566 11.1.2 覆銅板分類568 11.1.3 覆銅板的標(biāo)準(zhǔn)與電性能571 11.1.4 覆銅板的主要特點(diǎn)和應(yīng)用583 11.2 印制板布線設(shè)計(jì)基礎(chǔ)585 11.2.1 印制板導(dǎo)線的阻抗計(jì)算585 11.2.2 PCB布線結(jié)構(gòu)和特性阻抗計(jì)算587 11.2.3 信號在印制板上的傳播速度589 11.3 地線和電源線的布線設(shè)計(jì)590 11.3.1 降低接地阻抗的設(shè)計(jì)590 11.3.2 減小電源線阻抗的方法591 11.4 信號線的布線原則592 11.4.1 信號傳輸線的尺寸控制592 11.4.2 線間串?dāng)_控制592 11.4.3 輻射干擾的抑制593 11.4.4 反射干擾的抑制594 11.4.5 微機(jī)自動布線注意問題594 11.5 配置去耦電容的方法594 11.5.1 電源去耦595 11.5.2 集成芯片去耦595 11.6 芯片的選用與器件布局596 11.6.1 芯片選用指南596 11.6.2 器件的布局597 11.6.3 時鐘電路的布置598 11.7 多層印制電路板599 11.7.1 多層印制板的結(jié)構(gòu)與特點(diǎn)599 11.7.2 多層印制板的布局方案600 11.7.3 20H原則605 11.8 印制電路板的安裝和板間配線606 第12章 軟件抗干擾原理與方法 12.1 概述607 12.1.1 測控系統(tǒng)軟件的基本要求607 12.1.2 軟件抗干擾一般方法607 12.2 指令冗余技術(shù)608 12.2.1 NOP的使用609 12.2.2 重要指令冗余609 12.3 軟件陷阱技術(shù)609 12.3.1 軟件陷阱609 12.3.2 軟件陷阱的安排610 12.4 故障自動恢復(fù)處理程序613 12.4.1 上電標(biāo)志設(shè)定614 12.4.2 RAM中數(shù)據(jù)冗余保護(hù)與糾錯616 12.4.3 軟件復(fù)位與中斷激活標(biāo)志617 12.4.4 程序失控后恢復(fù)運(yùn)行的方法618 12.5 數(shù)字濾波619 12.5.1 程序判斷濾波法620 12.5.2 中位值濾波法620 12.5.3 算術(shù)平均濾波法621 12.5.4 遞推平均濾波法623 12.5.5 防脈沖干擾平均值濾波法624 12.5.6 一階滯后濾波法626 12.6 干擾避開法627 12.7 開關(guān)量輸入/輸出軟件抗干擾設(shè)計(jì)629 12.7.1 開關(guān)量輸入軟件抗干擾措施629 12.7.2 開關(guān)量輸出軟件抗干擾措施629 12.8 編寫軟件的其他注意事項(xiàng)630 附錄 電磁兼容器件選購信息632
標(biāo)簽： 單片機(jī) 應(yīng)用系統(tǒng) 抗干擾技術(shù)
上傳時間： 2013-10-20
上傳用戶：xdqm
TMS320F28335DSP在電力電子變流器中、性能優(yōu)勢分析
標(biāo)簽： F28335 28335 320F TMS
上傳時間： 2013-11-20
上傳用戶：arnold
Xilinx UltraScale™ 架構(gòu)針對要求最嚴(yán)苛的應(yīng)用，提供了前所未有的ASIC級的系統(tǒng)級集成和容量。 UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同 時還能從單芯片擴(kuò)展到3D IC。借助Xilinx Vivado®設(shè)計(jì)套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時還能智能地解決先進(jìn)工藝節(jié)點(diǎn)上的頭號系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計(jì)可以在不降低性能的前提下達(dá)到實(shí)現(xiàn)超過90%的利用率。 UltraScale架構(gòu)的突破包括： • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時鐘，從而將時鐘歪斜降低達(dá)50% • 系統(tǒng)架構(gòu)中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達(dá)到90%及以上的系統(tǒng)中，也能消除潛在的時序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當(dāng)前行業(yè)標(biāo)準(zhǔn)整整一代 • 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲器帶寬 • 顯著增強(qiáng)DSP與包處理性能 賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計(jì)人員開啟了一個全新的領(lǐng)域。
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時間： 2013-11-17
上傳用戶：皇族傳媒
基于抽象狀態(tài)機(jī)的網(wǎng)格系統(tǒng)設(shè)計(jì)和分析
標(biāo)簽： 抽象 分 狀態(tài) 網(wǎng)格
上傳時間： 2013-10-16
上傳用戶：youth25
介紹Quartus中經(jīng)常遇到的錯誤的分析
上傳時間： 2013-11-22
上傳用戶：litianchu
VHDL代碼風(fēng)格和常見的語法錯誤分析
上傳時間： 2013-11-25
上傳用戶：ca05991270
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
