4位八段數碼管的十進制加計數仿真實驗，程序采用匯編語言編寫。此程序在仿真軟件上與EDN-51實驗板上均通過。仿真圖中的數碼管位驅動采用74HC04，如按EDN-51板上用想同的PNP三極管驅動在仿真軟件上則無法正常顯示。程序共分5塊，STAR0為數據初始化，STAR2為計數子程序，STAR3為4位數碼管動態顯示子程序，STAR4為按鍵掃描子程序，STS00是延時子程序。由于EDN-51實驗板上沒裝BCD譯碼器，所以編寫程序比較煩瑣。 程序如下： ORG 0000H LJMP STAR0 ;轉程序 SRAR0ORG 0200H ;程序地址 0200HSTAR0: CLR 00 ;位 00 清 0 MOV P1,#0FFH ;#0FFH-->P1 MOV P2,#0FH ;#0FH-->P2 MOV P0,#0FFH ;#0FFH-->P0 MOV 30H,#00H ;#00H-->30H MOV 31H,#00H ;#00H-->30H MOV 32H,#00H ;#00H-->30H MOV 33H,#00H ;#00H-->30H LJMP STAR3 ;轉程序 SRAR3STAR2: MOV A,#0AH ;#0AH-->A INC 30H ;30H+1 CJNE A,30H,STJE ;30H 與 A 比較,不等轉移 STJE MOV 30H,#00H ;#00H-->30H INC 31H ;31H+1 CJNE A,31H,STJE ;31H 與 A 比較,不等轉移 STJE MOV 31H,#00H ;#00H-->31H INC 32H ;32H+1 CJNE A,32H,STJE ;32H 與 A 比較,不等轉移 STJE MOV 32H,#00H ;#00H-->32H INC 33H ;33H+1 CJNE A,33H,STJE ;33H 與 A 比較,不等轉移 STJE MOV 33H,#00H ;#00H-->33H MOV 32H,#00H ;#00H-->32H MOV 31H,#00H ;#00H-->31H MOV 30H,#00H ;#00H-->30HSTJE: RET ;子程序調用返回STAR3: MOV R0,#30H ;#30H-->R0 MOV R6,#0F7H ;#0F7H-->R6SMG0: MOV P1,#0FFH ;#0FFH-->P1 MOV A,R6 ;R6-->A MOV P1,A ;A-->P1 RR A ;A向右移一位 MOV R6,A ;A-->R6 MOV A,@R0 ;@R0-->A ADD A,#04H ;#04H-->A MOVC A,@A+PC ;A+PC--> MOV P0,A ;A-->P0 AJMP SMG1 ;轉程序 SMG1SDATA: DB 0C0H,0F9H,0A4H,0B0H,99H DB 92H,82H,0F8H,80H,90H SMG1: LCALL STAR4 ;轉子程序 SRAR4 LCALL STS00 ;轉子程序 STS00 INC R0 ;R0+1 CJNE R6,#07FH,SMG0 ;#07FH 與 R6 比較,不等轉移 SMG0 AJMP STAR3 ;轉程序 SRAR3STAR4: JNB P2.0,ST1 ;P2.0=0 轉 ST1 CLR 00 ;位 00 清 0 SJMP ST3 ;轉ST3ST1: JNB 00,ST2 ;位 00=0 轉 ST2 SJMP ST3 ;轉 ST3ST2: LCALL STAR2 ;調子程序 STAR2 SETB 00 ;位 00 置 1ST3: RET ;子程序調用返回ORG 0100H ;地址 0100HSTS00: MOV 60H,#003H ;#003H-->60H (211)DE001: MOV 61H,#0FFH ;#0FFH-->61H (255)DE002: DJNZ 61H,DE002 ;61H 減 1 不等于 0 轉 DE002 DJNZ 60H,DE001 ;60H 減 1 不等于 0 轉 DE001 RET ;子程序調用返回 END ;結束 上次的程序共有293句，經小組成員建議，本人經幾天的研究寫了下面的這個程序，現在的程序用了63句，精簡了230句。功能沒有減。如誰有更簡練的程序，請發上來，大家一起學習。 4位八段數碼管的十進制加計數仿真實驗(含電路圖和仿真文件)
上傳時間： 2013-10-11
上傳用戶：sssl
如同今天的許多通用單片機(MCU)已經把USB、CAN和以太網作為標準外設集成在芯片內部一樣，越來越多的無線網絡芯片和無線網絡解決方案也在向集成SoC 方向發展，比如第一代產品，Nordic公司nRF905，Chipcon公司cc1010 他們集成了8051兼容的單片機.這些無線單片機適合一般的點對點和點對多點的私有網絡應用，如單一產品的遙控器和抄表裝置等。無線通訊技術給智能裝置的互連互通提供了便捷的途徑，工業無線網絡作為面向工業和家庭自動化的網絡技術也正在向著智能，標準和節能方向發展。 目前在工業控制和消費電子領域使用的無線網絡技術有ZigBee、無線局域網(Wi-Fi)、藍牙(Blutooth)、GPRS通用分組無線業務、 ISM、IrDA等， 未來還能有3G、超寬頻(UWB)、無線USB、Wimax等。 當然還有大量的私有和專用無線網絡在工業控制和消費電子裝置中使用，其中ZigBee、GPRS是在目前在國內工業控制中討論和使用比較多的兩種，藍牙和無線局域網是在消費電子產品如手機、耳機、打印機、照相機和家庭中小企業網絡中廣泛使用的無線協議(個別工業產品也有應用，如無線視頻監控和汽車音響系統)，當然私有無線網絡技術和產品在工業也有很多的應用。 ZigBee是一個低功耗、短距離和低速的無線網絡技術，工作在2.4GHz國際免執照的頻率，在IEEE標準上它和無線局域網、藍牙同屬802家族中的無線個人區域網絡， ZigBee是有兩部分組成，物理和鏈路層符合IEEE802.15.4， 網絡和應用層符合ZigBee聯盟的規范。ZigBee聯盟是在2002年成立的非盈利組織，有包括TI、霍尼威爾、華為在內兩百多家成員， ZigBee聯盟致力推廣兼容802.15.4和ZigBee協議的平臺， 制定網絡層和應用架構的公共規范，希望在樓宇自動化、居家控制、家用電器、工業自動控制和電腦外設等多方面普及ZigBee標準。 GPRS是在現有的GSM 網絡發展出來的分組數據承載業務，它工作在標準的GSM頻率，由于是一個分組交換系統，它適合工業上的突發，少量的數據傳輸，還因為GSM網絡覆蓋廣泛，永遠在線的特點，GPRS特點適合工業控制中的遠程監控和測量系統。在工業控制應用中GPRS 芯片一般是以無線數傳模塊形式出現的，它通過RS232全雙工接口和單片機連接，軟件上這些模塊都內置了GPRS，PPP和TCP/IP協議，單片機側通過AT指令集向模塊發出測試，連接和數據收發指令，GPRS模塊通過中國移動cmnet進入互聯網和其他終端或者服務器通訊。目前市場常見的模塊有西門子G24TC45、TC35i，飛思卡爾G24，索愛GR47/48， 還有Wavecom 的集成了ARM9核的GPRS SoC模塊WMP50/100。GPRS模塊有區分自帶TCP/IP協議和不帶協議兩種，一般來講，如果是單片機側有嵌入式操作系統和TCP/IP協議支持的話或者應用的要求只是收發短信和語音功能的話，可以選擇不帶協議的模塊。 先進的SoC技術正在無線應用領域發揮重要的作用。德州儀器收購了Chipcon公司以后發布的CC2430 是市場上首款SoC的ZigBee單片機， 見圖1，它把協議棧z-stack集成在芯片內部的閃存里面， 具有穩定可靠的CC2420收發器，增強性的8051內核，8KRAM，外設有I/O 口，ADC，SPI，UART 和AES128 安全協處理器，三個版本分別是32/64/128K的閃存，以128K為例，扣除基本z-stack協議還有3/4的空間留給應用代碼，即使完整的ZigBee協議，還有近1/2的空間留給應用代碼，這樣的無線單片機除了處理通訊協議外，還可以完成一些監控和顯示任務。這樣無線單片機都支持通過SPI或者UART與通用單片機或者嵌入式CPU結合。 2008年4月發表CC2480新一代單片ZibBee認證處理器就展示出和TI MSP430 通用的低功耗單片機結合的例子。圖1 CC2430應用電路 工業控制領域的另一個芯片巨頭——飛思卡爾的單片ZigBee處理器MC1321X的方案也非常類似，集成了HC08單片機核心， 16/32/64K 閃存，外設有GPIO， I2C和ADC， 軟件是Beestack 協議，只是最多4K RAM 對于更多的任務顯得小了些。但是憑借32位單片機Coldfire和系統軟件方面經驗和優勢， 飛思卡爾在滿足用戶應用的彈性需求方面作的更有特色，它率先能夠提供從低-中-高各個層面的解決方案，見圖2。
上傳時間： 2013-11-02
上傳用戶：momofiona
載波相移正弦脈寬調制（SPWM）技術是一種適用于大功率電力開關變換裝置的高性能開關調制策略，在有源電力濾波器中有良好的應用前景。本文介紹了如何利用高性能數字信號處理器TMS320F28335的片內外設事件管理器（EV）模塊產生三相SPWM波，給出了程序流程圖及關鍵程序源碼。該方法采用不對稱規則采樣算法，參數計算主要采用查表法，計算量小，實時性高。在工程實踐中表明，該方法既能滿足控制精度要求，又能滿足實時性要求，可以很好地控制逆變電源的輸出。
上傳時間： 2013-11-05
上傳用戶：tzrdcaabb
目前利用DDS技術產生信號源的方法得到了廣泛的應用，dds技術已經成為頻率合成技術的發展的主流方向！
上傳時間： 2013-10-16
上傳用戶：xcy122677
This application note describes how to build a system that can be used for determining theoptimal phase shift for a Double Data Rate (DDR) memory feedback clock. In this system, theDDR memory is controlled by a controller that attaches to either the OPB or PLB and is used inan embedded microprocessor application. This reference system also uses a DCM that isconfigured so that the phase of its output clock can be changed while the system is running anda GPIO core that controls that phase shift. The GPIO output is controlled by a softwareapplication that can be run on a PowerPC® 405 or Microblaze™ microprocessor.
上傳時間： 2013-10-15
上傳用戶：euroford
針對傳統集成電路（ASIC）功能固定、升級困難等缺點，利用FPGA實現了擴頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現NCO模塊，在下變頻模塊調用了硬核乘法器并引入CIC濾波器進行低通濾波，給出了DQPSK解調的原理和實現方法，推導出一種簡便的引入?仔/4固定相移的實現方法。采用模塊化的設計方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發板上成功實現了整個系統。測試結果表明該系統正確實現了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
上傳時間： 2013-11-06
上傳用戶：liu123
為了在CDMA系統中更好地應用QDPSK數字調制方式，在分析四相相對移相（QDPSK)信號調制解調原理的基礎上，設計了一種QDPSK調制解調電路，它包括串并轉換、差分編碼、四相載波產生和選相、相干解調、差分譯碼和并串轉換電路。在MAX+PLUSⅡ軟件平臺上，進行了編譯和波形仿真。綜合后下載到復雜可編程邏輯器件EPM7128SLC84-15中，測試結果表明，調制電路能正確選相，解調電路輸出數據與QDPSK調制輸入數據完全一致，達到了預期的設計要求。 Abstract: In order to realize the better application of digital modulation mode QDPSK in the CDMA system， a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase，and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.
上傳時間： 2014-01-13
上傳用戶：qoovoop
GMSK信號具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動突發通信系統。根據GMSK調制的特點，提出 亍一種以FPGA和CMX589A為硬件裁體的GMSK調制器的設計方案，并給出了方案的具體實現，包括系統結構、利用CMX589A實現的高斯濾波器、 FPGA實現的調制指數為O．5的FM調制器以及控制器。對系統功能和性能測試結果表明，指標符合設計要求，工作穩定可靠。 關鍵詞：GMSK；DDS；FM調制器；FPGAl 引 言 由于GMSK調制方式具有很好的功率頻譜特性，較優的誤碼性能，能夠滿足移動通信環境下對鄰道干擾的嚴格要求，因此成為GSM、ETS HiperLANl以及GPRS等系統的標準調制方式。目前GMSK調制技術主要有兩種實現方法，一種是利用GMSK ASIC專用芯片來完成，典型的產品如FX589或CMX909配合MC2833或FX019來實現GMSK調制。這種實現方法的特點是實現簡單、基帶信 號速率可控，但調制載波頻率固定，沒有可擴展性。另外一種方法是利用軟件無線電思想采用正交調制的方法在FPGA和DSP平臺上實現。其中又包括兩種實現 手段，一種是采用直接分解將單個脈沖的高斯濾波器響應積分分成暫態部分和穩態部分，通過累加相位信息來實現；另一種采用頻率軌跡合成，通過采樣把高斯濾波 器矩形脈沖響應基本軌跡存入ROM作為查找表，然后通過FM調制實現。這種利用軟件無線電思想實現GMSK調制的方法具有調制參數可變的優點，但由于軟件 設計中涉及到高斯低通濾波、相位積分和三角函數運算，所以調制器參數更改困難、實現復雜。綜上所述，本文提出一種基于CMX589A和FPGA的GMSK 調制器設計方案。與傳統實現方法比較具有實現簡單、調制參數方便可控和軟件剪裁容易等特點，適合于CDPD、無中心站等多種通信系統，具有重要現實意義。
上傳時間： 2013-10-24
上傳用戶：thesk123
提出了一種基于TI公司TMS320C6713 DSP和移頻法抑制聲反饋的有效方法。該方法采用能與之無縫連接的TLV320AIC23 Codec芯片作為語音采集和回放工具，然后基于在Matlab進行仿真達到抑制嘯叫相當理想的基礎上完成了在DSP上的實時實現。最后，采用主觀法和客觀法評估了輸出語音的質量。結果表明，該方法能有效抑制再生混響干擾，明顯提高了擴聲增益，且顯著改善了頻響特性和聲音清晰度。
上傳時間： 2013-10-16
上傳用戶：chenlong
一本初學者好教材
上傳時間： 2013-11-20
上傳用戶：unmwq
