隨著雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘柛咚偬幚淼囊螅芯咳藛T正尋求高速的數(shù)字信號處理算法，以滿足這種高速地處理數(shù)據(jù)的需要。常用的高速實(shí)時數(shù)字信號處理的器件有ASIC、可編程的數(shù)字信號處理芯片、FPGA，等等。 本文研究了時域FPGA上實(shí)現(xiàn)高速高階FIR數(shù)字濾波器結(jié)構(gòu)，并實(shí)現(xiàn)了高壓縮比的LFM脈沖信號的匹配濾波。文章根據(jù)FIR數(shù)字濾波器理論，分析比較實(shí)現(xiàn)了FIR濾波器的方法；使用并行分布式算法，在Xilinx的VirtexⅡFPGA系列芯片上設(shè)計(jì)了高速高階FIR濾波器。并詳細(xì)進(jìn)行了分析；設(shè)計(jì)出了一個256階的線性調(diào)頻脈沖壓縮信號的匹配濾波器設(shè)計(jì)實(shí)例，并用ModelSim軟件進(jìn)行了仿真。
標(biāo)簽： FPGA FIR 濾波器設(shè)計(jì)
上傳時間： 2013-07-18
上傳用戶：yt1993410
當(dāng)前，在系統(tǒng)級互連設(shè)計(jì)中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的，因?yàn)樵诟哂?Gbps的速度下，并行I/O方案已經(jīng)達(dá)到了物理極限，不能再提供可靠和經(jīng)濟(jì)的信號同步方法。基于串行I/O的設(shè)計(jì)帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點(diǎn)，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計(jì)中，包括PC、消費(fèi)電子、海量存儲、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計(jì)算和控制、測試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標(biāo)準(zhǔn)，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標(biāo)準(zhǔn)上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機(jī)箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù)，每物理通道的傳輸波特率可從622Mbps擴(kuò)展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用，如太位級路由器和交換機(jī)、遠(yuǎn)程接入交換機(jī)、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標(biāo)準(zhǔn)背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進(jìn)電信計(jì)算架構(gòu)）正是在這種背景下作為新一代的標(biāo)準(zhǔn)背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計(jì)算機(jī)制造商協(xié)會（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計(jì)算架構(gòu)，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標(biāo)準(zhǔn)串行總線結(jié)構(gòu)，支持高速互聯(lián)、不同背板拓?fù)洹⒏咝盘柮芏取?biāo)準(zhǔn)機(jī)械與電氣特性、足夠步線長度等特性，滿足當(dāng)前和未來高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計(jì)高速串行接口將為設(shè)計(jì)帶來巨大的靈活性和可擴(kuò)展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標(biāo)準(zhǔn)。結(jié)合其強(qiáng)大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計(jì)傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進(jìn)行了簡要的介紹和分析，詳細(xì)分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點(diǎn)檢測、擾碼、時鐘校正、通道綁定、預(yù)加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進(jìn)行了分析， 并在此基礎(chǔ)上給出了FPGA的設(shè)計(jì)方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計(jì)工具，可在標(biāo)準(zhǔn)ATCA機(jī)框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時間： 2013-05-29
上傳用戶：frank1234
隨著移動終端、多媒體、Internet網(wǎng)絡(luò)、通信，圖像掃描技術(shù)的發(fā)展，以及人們對圖象分辨率，質(zhì)量要求的不斷提高，用軟件壓縮難以達(dá)到實(shí)時性要求，而且會帶來因傳輸大量原始圖象數(shù)據(jù)帶來的帶寬要求，因此采用硬件實(shí)現(xiàn)圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環(huán)節(jié)，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實(shí)現(xiàn)，具有廣闊的應(yīng)用背景。本文以星載視頻圖像壓縮的硬件實(shí)現(xiàn)項(xiàng)目為背景，對熵編碼器和解碼器的硬件實(shí)現(xiàn)進(jìn)行探討，給出了并行熵編碼和解碼器的實(shí)現(xiàn)方案。熵編解碼器中的難點(diǎn)是huffman編解碼器的實(shí)現(xiàn)。在設(shè)計(jì)并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉(zhuǎn)換時的控制邏輯,避免了因數(shù)據(jù)處理不及時造成數(shù)據(jù)丟失的可能性，從而保證了編碼的正確性。而在實(shí)現(xiàn)并行的huffman解碼器時，解碼算法充分利用了規(guī)則化碼書帶來的碼字的單調(diào)性，及在特定長度碼字集內(nèi)碼字變化的連續(xù)性，將并行解碼由模式匹配轉(zhuǎn)換為算術(shù)運(yùn)算，提高了存儲器的利用率、系統(tǒng)的解碼效率和速度。在實(shí)現(xiàn)并行huffman編碼的基礎(chǔ)上，結(jié)合針對DC子帶的預(yù)測編碼，針對直流子帶的游程編碼，能夠?qū)D像壓縮系統(tǒng)中經(jīng)過DWT變換，量化，掃描后的數(shù)據(jù)進(jìn)行正確的編碼。同時，在并行huffman解碼基礎(chǔ)上的熵解碼器也可以解碼出正確的數(shù)據(jù)提供給解碼系統(tǒng)的后續(xù)反量化模塊，進(jìn)一步處理。在本文介紹的設(shè)計(jì)方案中，按照自頂向下的設(shè)計(jì)方法，對星載圖像壓縮系統(tǒng)中的熵編解碼器進(jìn)行分析，進(jìn)而進(jìn)行邏輯功能分割及模塊劃分，然后分別實(shí)現(xiàn)各子模塊，并最終完成整個系統(tǒng)。在設(shè)計(jì)過程中，用高級硬件描述語言verilogHDL進(jìn)行RTL級描述。利用了Altera公司的QuartusII開發(fā)平臺進(jìn)行設(shè)計(jì)輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗(yàn)證了設(shè)計(jì)的正確性。通過系統(tǒng)波形仿真和下板驗(yàn)證熵編碼器最高頻率可以達(dá)到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達(dá)到2500Mbps，也能滿足性能要求。仿真驗(yàn)證的結(jié)果表明：設(shè)計(jì)能夠滿足性能要求，并具有一定的使用價(jià)值。
上傳時間： 2013-05-19
上傳用戶：吳之波123
在機(jī)器人學(xué)的研究領(lǐng)域中，如何有效地提高機(jī)器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個重要內(nèi)容。在分析了工業(yè)機(jī)器人的發(fā)展歷程和機(jī)器人控制系統(tǒng)的研究現(xiàn)狀后，本論文的主要目標(biāo)是針對四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人特有的機(jī)械結(jié)構(gòu)和數(shù)學(xué)模型，建立一個新型全數(shù)字的基于DSP和FPGA的機(jī)器人位置伺服控制系統(tǒng)的軟、硬件平臺，實(shí)現(xiàn)對四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的精確控制。 本論文從實(shí)際情況出發(fā)，首先分析了所研究的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的本體結(jié)構(gòu)，并對其抽象簡化得到了它的運(yùn)動學(xué)數(shù)學(xué)模型。在明確了實(shí)現(xiàn)機(jī)器人精確位置伺服控制的控制原理后，我們對機(jī)器人控制系統(tǒng)的諸多可行性方案進(jìn)行了充分論證，并最終決定采用了三級CPU控制的控制體系結(jié)構(gòu)：第一級CPU為上位計(jì)算機(jī)，它實(shí)現(xiàn)對機(jī)器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機(jī)器人實(shí)時軌跡規(guī)劃等控制算法的運(yùn)算；第二級CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實(shí)現(xiàn)了對機(jī)器人多個關(guān)節(jié)的高速并行驅(qū)動；第三級CPU為交流伺服驅(qū)動處理器，它實(shí)現(xiàn)了機(jī)器人關(guān)節(jié)伺服電機(jī)的精確三閉環(huán)誤差驅(qū)動控制，以及電機(jī)的故障診斷和自動保護(hù)等功能。此外，我們采用比普通UART速度快得多的USB來實(shí)現(xiàn)上位計(jì)算機(jī)．與下位控制器之間的數(shù)據(jù)通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統(tǒng)的通信速度和可靠性。 機(jī)器人系統(tǒng)的軟件設(shè)計(jì)包括兩個部分：一是采用VC++實(shí)現(xiàn)的上位監(jiān)控軟件系統(tǒng)，它主要負(fù)責(zé)機(jī)器人實(shí)時軌跡規(guī)劃等控制算法的運(yùn)算，同時完成用戶與機(jī)器人系統(tǒng)之間的信息交互；二是采用C語言實(shí)現(xiàn)的下位DSP控制程序，它主要負(fù)責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號，實(shí)現(xiàn)對機(jī)器人的實(shí)時驅(qū)動，同時還能夠?qū)崟r的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機(jī)器人的當(dāng)前狀態(tài)信息。 研究開發(fā)出來的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器具有控制實(shí)時性好、定位精度高、運(yùn)行穩(wěn)定可靠的特點(diǎn)，它允許用戶通過上位控制計(jì)算機(jī)實(shí)現(xiàn)對機(jī)器人的各種設(shè)定作業(yè)的控制，也可以讓用戶通過機(jī)器人控制箱現(xiàn)場對機(jī)器人進(jìn)行回零、示教等各項(xiàng)操作。
標(biāo)簽： FPGA DSP 實(shí)驗(yàn)室 機(jī)器人控制器
上傳時間： 2013-06-11
上傳用戶：edisonfather
電力線通信技術(shù)利用分布廣泛的低壓電力線作為通信信道，實(shí)現(xiàn)internet高速互連，為用戶提供互聯(lián)網(wǎng)訪問、視頻點(diǎn)播等服務(wù)，形成包括電力在內(nèi)的“四網(wǎng)合一”，目前正受到人們的關(guān)注。利用該技術(shù)，可以在居民區(qū)內(nèi)建立寬帶接入網(wǎng)，也可以利用遍布家庭各個房間的電源插座組成家庭局域網(wǎng)。但是電力線是傳輸電能的，因此通過電力線傳輸數(shù)據(jù)有許多的問題需要解決。 OFDM(正交頻分復(fù)用)技術(shù)是實(shí)現(xiàn)電力線通信的一項(xiàng)熱門技術(shù)。OFDM采用添加循環(huán)前綴的技術(shù)，能有效地降低ICI(信道間干擾)和ISI(碼間干擾)。同時通過使用正交的子信道，大大提高了頻譜資源利用率。FPGA作為可編程邏輯器件，具有設(shè)計(jì)時間短、投資少、風(fēng)險(xiǎn)小的特點(diǎn)，而且可以反復(fù)修改，反復(fù)編程，直到完全滿足需要，具有其他方式無可比擬的方便性和靈活性，能夠加速數(shù)字系統(tǒng)的研發(fā)速度。本文著重研究了OFDM同步技術(shù)在FPGA上的實(shí)現(xiàn)。本論文主要是在項(xiàng)目組工作的基礎(chǔ)上構(gòu)造雙路信號數(shù)據(jù)糾正算法流程，提出最佳采樣點(diǎn)與載波相位估計(jì)算法，完善中各個子模塊算法的硬件設(shè)計(jì)流程。內(nèi)容安排如下：第一章介紹OFDM(正交頻分復(fù)用)技術(shù)的發(fā)展歷史、技術(shù)原理。第二章介紹了PLD的分類、工藝和結(jié)構(gòu)特點(diǎn)，以及FPGA的開發(fā)環(huán)境、開發(fā)流程和Verilog語言的特點(diǎn)。第三章對OFDM系統(tǒng)的同步模塊進(jìn)行詳細(xì)的闡述。第四章是OFDM同步算法的在FPGA上的實(shí)現(xiàn)，對各個子模塊進(jìn)行仿真，給出了仿真波形圖和系統(tǒng)性能分析。最后，第五章總結(jié)了全文的工作，對OFDM技術(shù)的實(shí)現(xiàn)需要進(jìn)一步完善的方面與后續(xù)工作進(jìn)行了探討。
標(biāo)簽： OFDM FPGA PLC 通信系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：hgy9473
隨著現(xiàn)代雷達(dá)技術(shù)的不斷發(fā)展,電子偵察設(shè)備面臨電磁環(huán)境日益復(fù)雜多變,發(fā)展寬帶化、數(shù)字化、多功能、軟件化的電子偵察設(shè)備已是一項(xiàng)重要的任務(wù).然而,目前的寬帶A/D與后續(xù)DSP之間的工作速率總有一到兩個數(shù)量級的差別,二者之間的瓶頸成為電子偵察系統(tǒng)數(shù)字化的最大障礙.通信領(lǐng)域軟件無線電的成功應(yīng)用為電子偵察系統(tǒng)的發(fā)展提供了一種理想模式.另一方面,微電子技術(shù)的快速發(fā)展,以及FPGA的廣泛應(yīng)用,在很大程度上影響了數(shù)字電路的設(shè)計(jì)與開發(fā).這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續(xù)DSP之間的瓶頸問題,本文給出了一種基于多相濾波的寬帶數(shù)字下變頻結(jié)構(gòu),并從軟件無線電原理出發(fā),從理論推導(dǎo)和計(jì)算機(jī)仿真兩方面對該結(jié)構(gòu)進(jìn)行了驗(yàn)證,并進(jìn)一步給出該結(jié)構(gòu)改進(jìn)方案以及改進(jìn)的多相濾波數(shù)字下變頻結(jié)構(gòu)的硬件實(shí)現(xiàn)方法.本文將多相濾波下變頻的并行結(jié)構(gòu)應(yīng)用到數(shù)字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來實(shí)現(xiàn),不僅在一定程度上解決了二者之間的瓶頸問題,同時也大大提高了實(shí)時處理速度.經(jīng)過多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)據(jù)量上都有大幅減少,達(dá)到了現(xiàn)有通用DSP器件處理能力的要求.另外,本人還用FPGA設(shè)計(jì)了實(shí)驗(yàn)電路,利用微機(jī)串口,與實(shí)驗(yàn)?zāi)繕?biāo)板進(jìn)行控制和數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活的對各種實(shí)現(xiàn)方法加以驗(yàn)證和比較.
上傳時間： 2013-07-13
上傳用戶：華華123
Turbo碼是一類并行級聯(lián)的系統(tǒng)卷積碼，它是在綜合級聯(lián)碼、最大后驗(yàn)概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎(chǔ)上的一種創(chuàng)新。Turbo碼的基本原理是通過對編碼器結(jié)構(gòu)的巧妙設(shè)計(jì)，多個子碼通過交織器隔離進(jìn)行并行級聯(lián)編碼輸出，增大了碼距。譯碼器則以類似內(nèi)燃機(jī)引擎廢氣反復(fù)利用的機(jī)理進(jìn)行迭代譯碼以反復(fù)利用有效信息流，從而獲得卓越的糾錯能力。計(jì)算機(jī)仿真表明，Turbo碼不但在加性高斯噪聲信道下性能優(yōu)越，而且具有很強(qiáng)的抗衰落、抗干擾能力，當(dāng)交織長度足夠長時，其糾錯性能接近香農(nóng)極限。 FPGA(FieldProgrammableGateArray)，即現(xiàn)場可編程門陣列，是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA技術(shù)具有大規(guī)模、高集成度、高可靠性、設(shè)計(jì)周期短、投資小、靈活性強(qiáng)等優(yōu)點(diǎn)，逐步成為復(fù)雜數(shù)字硬件電路設(shè)計(jì)的理想選擇。 本論文以東南大學(xué)移動通信實(shí)驗(yàn)室B3G課題組提出的“支持多天線的廣義多載波無線傳輸技術(shù)”(MIMO-GMC)為背景，分析了Turbo譯碼算法，并針對MIMO-GMC系統(tǒng)的迭代接收機(jī)中所采用的外信息保留和聯(lián)合檢測譯碼迭代的特點(diǎn)，完成了采用滑動窗Log-MAP算法的軟輸入、軟輸出的Turbo譯碼器的設(shè)計(jì)。整個譯碼器模塊的設(shè)計(jì)采用Verilog語言描述，并在VirtexⅡPro系列FPGA芯片上實(shí)現(xiàn)。
上傳時間： 2013-04-24
上傳用戶：shanml
無線模塊24l01 7對1多機(jī)通信
上傳時間： 2013-07-12
上傳用戶：yaohe123
本文介紹了移動通信信道的基本理論，對移動通信中的衰落信道進(jìn)行了分析和建模，在此基礎(chǔ)上通過使用matlab仿真軟件，采用相關(guān)算法編程對衰落信道進(jìn)行仿真，結(jié)果表明了信道分析的有效性。
上傳時間： 2013-07-06
上傳用戶：handless
近年來，隨著以太網(wǎng)技術(shù)的發(fā)展和普及，以TCP/IP協(xié)議為代表的開放式互聯(lián)網(wǎng)技術(shù)在各個領(lǐng)域都得到了廣泛的應(yīng)用，但是大量的設(shè)備都有SPI串行接口，這些設(shè)備的串行數(shù)據(jù)需要通過網(wǎng)絡(luò)進(jìn)行傳輸，因此必須要尋求一種解決方案，用來解決這些傳統(tǒng)設(shè)備與現(xiàn)今的網(wǎng)絡(luò)設(shè)備之間的互聯(lián)問題。本文針對這種情況設(shè)計(jì)了一種基于ARM處理器的嵌入式以太網(wǎng)接口系統(tǒng)。 本文分別對SPI串行通信和基于TCP/IP協(xié)議的以太網(wǎng)進(jìn)行研究和分析，在此基礎(chǔ)上設(shè)計(jì)一個嵌入式系統(tǒng)—基子ARM處理器的串行通信與以太網(wǎng)的協(xié)議轉(zhuǎn)換系統(tǒng)，來實(shí)現(xiàn)SPI串行口與網(wǎng)口的數(shù)據(jù)傳輸。 首先分析了當(dāng)前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動態(tài)，指出SPI串口設(shè)備網(wǎng)絡(luò)化的趨勢，然后詳細(xì)介紹了嵌入式處理器LM3S8962的特點(diǎn)和內(nèi)部結(jié)構(gòu)接著闡述了嵌入式TCP/IP協(xié)議棧的總體設(shè)計(jì)以及每層協(xié)議的編寫過程。在硬件設(shè)計(jì)方面，對本文所設(shè)計(jì)的系統(tǒng)—基于ARM處理器的串行通信與以太網(wǎng)的協(xié)議轉(zhuǎn)換系統(tǒng)進(jìn)行了總體設(shè)計(jì)，將系統(tǒng)分為三個主要模塊：處理器模塊、SPI通信模塊和以太網(wǎng)接口模塊。同時在軟件設(shè)計(jì)方面對啟動代碼流程、驅(qū)動程序設(shè)計(jì)與實(shí)現(xiàn)、軟件包的配置進(jìn)行了說明。對設(shè)計(jì)的主程序的流程圖以及各個任務(wù)參數(shù)設(shè)置加以分析。最后對系統(tǒng)進(jìn)行了測試表明通信是成功的。 總之，本文完成了嵌入式網(wǎng)絡(luò)控制器的硬件平臺架構(gòu)設(shè)計(jì)、嵌入式操作系統(tǒng)的移植，為今后嵌入式網(wǎng)絡(luò)控制器的后繼開發(fā)提供了一個嵌入式平臺，研究成果對于嵌入式遠(yuǎn)程監(jiān)控系統(tǒng)在遠(yuǎn)程控制領(lǐng)域的應(yīng)用具有一定的參考價(jià)值。
標(biāo)簽： Cortex ARM 嵌入式 以太網(wǎng)通信
上傳時間： 2013-04-24
上傳用戶：jiiszha
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
