Altium.Designer.v10.0 破解文件 經親自測試管用 歡迎下載
標簽： Designer Altium 10.0 破解文件
上傳時間： 2013-04-24
上傳用戶：小楓殘月
西門子上位機編程軟件WINCC6.0幫助文件
標簽： WINCC 6.0
上傳時間： 2013-07-06
上傳用戶：songnanhua
高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。 本研究通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成了音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。
標簽： FPGA ADC 并行測試 方法研究
上傳時間： 2013-06-07
上傳用戶：gps6888
·摘 要:本文介紹基于計算機并行端口的微型步進電機控制系統。針對雙極型兩相步進電機，設計了由集成音頻功率放大器TDA1521組成的步進電機平衡橋式功率驅動電路；由計算機并行端口的數據端口組成步進電機的脈沖分配器，由軟件實現步進電機的脈沖分配、電機的速度控制和斷電相位記憶功能，通過對數據端口的擴展實現對6個步進電機的控制。
標簽： 并行口 步進電機 控制系統
上傳時間： 2013-07-15
上傳用戶：lepoke
·詳細說明：h.264 source codes , the x264 is the most effience t e. and the codes are the newst codes . you c a n compile ti using VC 文件列表: x264 ....\AUTHORS ....\build ....\
標簽： nbsp source codes 264
上傳時間： 2013-07-31
上傳用戶：zhang97080564
·F2812電機控制例程(內附有詳細工程文件)
標簽： F2812 電機控制 工程
上傳時間： 2013-06-13
上傳用戶：exxxds
LPC頭文件詳解，非常清晰哦，主要描述了在NXP Cortex m0開發中，頭文件的困惑
標簽： lpc 頭文件
上傳時間： 2013-07-27
上傳用戶：晴天666
protel99se 庫文件 里面有門電路的、單片機的、晶振的、電感的......
標簽： protel 99 se 庫文件
上傳用戶：qweqweqwe
·詳細說明：MPEG4解碼源代碼 包含完整的工程文件。-MPEG4 decoding source code contains the integrity the project document. 文件列表: jpeglib .......\Basic.h .......\BMPDLG.cpp .......\BMPDLG.h &n
標簽： MPEG4 解碼 源代碼 工程
上傳用戶：jlyaccounts
·ITU-T H.263視頻編解碼協議的最新標準文檔
標簽： ITU-T nbsp 263 視頻編解碼
上傳時間： 2013-07-16
上傳用戶：f1364628965
蟲蟲下載站版權所有 京ICP備2021023401號-1
