在比較常用串口通信實(shí)現(xiàn)形式的利弊基礎(chǔ)上，針對(duì)某廠輪胎里程試驗(yàn)機(jī)監(jiān)控系統(tǒng)的特點(diǎn)，設(shè)計(jì)并實(shí)現(xiàn)了串口通信動(dòng)態(tài)鏈接庫(kù)(DLL)，詳細(xì)介紹了多線程理論、重疊I/O方式，給出了程序流程圖，對(duì)一些關(guān)鍵代碼進(jìn)行了說(shuō)明
上傳時(shí)間： 2013-07-19
上傳用戶：songnanhua
隨著電子設(shè)備的迅猛發(fā)展，“讓全部設(shè)備接入網(wǎng)絡(luò)”已經(jīng)成為一種發(fā)展趨勢(shì)。通過(guò)嵌入式串口服務(wù)器，可以讓現(xiàn)有的串行設(shè)備擁有聯(lián)網(wǎng)功能，避免了投資大量人力、物力，有利于對(duì)傳統(tǒng)串行設(shè)備進(jìn)行更換或者升級(jí)。 本文設(shè)計(jì)的串口服務(wù)器采用嵌入式處理器和Linux操作系統(tǒng)，把現(xiàn)有的基于串行接口的數(shù)據(jù)轉(zhuǎn)化成以太網(wǎng)數(shù)據(jù)，然后進(jìn)行數(shù)據(jù)存取，將傳統(tǒng)的串行數(shù)據(jù)送往網(wǎng)絡(luò)。 論文主要研究了以下內(nèi)容： 第一，在研究串口服務(wù)器網(wǎng)關(guān)工作機(jī)理的基礎(chǔ)上，分析高性能串口網(wǎng)絡(luò)服務(wù)器的功能需求。 第二，基于AT91ARM9200微處理器及LXT971ALE網(wǎng)絡(luò)接口芯片等構(gòu)建嵌入式系統(tǒng)，完成RS232-TCP/IP轉(zhuǎn)換網(wǎng)關(guān)的軟硬件設(shè)計(jì)，實(shí)現(xiàn)最多32路串行終端同時(shí)接入以太網(wǎng)的高性能串口服務(wù)器。 第三，在RH Linux 9.0為ARM處理器提供的交叉開(kāi)發(fā)工具下移植Linux，為嵌入式串口服務(wù)器設(shè)計(jì)服務(wù)器端與客戶端工作模式，同時(shí)設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)參數(shù)的在線配置功能。 第四，在客戶端和服務(wù)器端分別設(shè)計(jì)串口服務(wù)器的基本API函數(shù)，為系統(tǒng)二次開(kāi)發(fā)打下良好的基礎(chǔ)。
標(biāo)簽： ARM 嵌入式 多串口 網(wǎng)絡(luò)服務(wù)器
上傳時(shí)間： 2013-04-24
上傳用戶：mqien
單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門(mén)為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國(guó)目前應(yīng)用最廣的單片機(jī)之一。 隨著可編程邏輯器件設(shè)計(jì)技術(shù)的發(fā)展，每個(gè)邏輯器件中門(mén)電路的數(shù)量越來(lái)越多，一個(gè)邏輯器件就可以完成本來(lái)要由很多分立邏輯器件和存儲(chǔ)芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，設(shè)計(jì)成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動(dòng)。隨著FPGA的規(guī)模越來(lái)越大，設(shè)計(jì)越來(lái)越復(fù)雜，使用IP核是一個(gè)發(fā)展趨勢(shì)。 本課題結(jié)合FPGA與8051單片機(jī)的優(yōu)點(diǎn)，主要針對(duì)以下三個(gè)方面研究： (1)FPGA開(kāi)發(fā)平臺(tái)的硬件實(shí)現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲(chǔ)器，搭建FPGA的硬件開(kāi)發(fā)平臺(tái)。 (2)用VHDL語(yǔ)言實(shí)現(xiàn)8051IP核分析研究8051系列單片機(jī)內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系，實(shí)現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個(gè)模塊：CPU模塊、片內(nèi)數(shù)據(jù)存儲(chǔ)器模塊、定時(shí)/計(jì)數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051IP核應(yīng)用用所設(shè)計(jì)的8051IP核，實(shí)現(xiàn)了對(duì)一個(gè)4×4鍵盤(pán)的監(jiān)測(cè)掃描、鍵盤(pán)確認(rèn)、按鍵識(shí)別等應(yīng)用。
標(biāo)簽： FPGA 8051 單片機(jī) IP核
上傳時(shí)間： 2013-04-24
上傳用戶：1417818867
在以單片機(jī)為核心的多級(jí)分布式系統(tǒng)中，常常需要擴(kuò)展單片機(jī)的串行通信口，本文分別介紹了基于SP2538 專用串行口擴(kuò)展芯片及Intel8251 的兩種串行口擴(kuò)展方法，并給出了實(shí)際的硬件電路原理及相應(yīng)的通信
標(biāo)簽： 51單片機(jī) 串行口 擴(kuò)展方法
上傳時(shí)間： 2013-08-01
上傳用戶：15679277906
DFT(Discrete Fourier Transformation)是數(shù)字信號(hào)分析與處理如圖形、語(yǔ)音及圖像等領(lǐng)域的重要變換工具,直接計(jì)算DFT的計(jì)算量與變換區(qū)間長(zhǎng)度N的平方成正比.當(dāng)N較大時(shí),因計(jì)算量太大,直接用DFT算法進(jìn)行譜分析和喜好的實(shí)時(shí)處理是不切實(shí)際的.快速傅里葉變換(Fast Fourier Transformation,簡(jiǎn)稱FFT)使DFT運(yùn)算效率提高1~2個(gè)數(shù)量級(jí).本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模可編程邏輯器件實(shí)現(xiàn)FFT的算法.本設(shè)計(jì)主要采用先進(jìn)的基-4DIT算法研制一個(gè)具有實(shí)用價(jià)值的FFT實(shí)時(shí)硬件處理器.在FFT實(shí)時(shí)硬件處理器的設(shè)計(jì)實(shí)現(xiàn)過(guò)程中,利用遞歸結(jié)構(gòu)以及成組浮點(diǎn)制運(yùn)算方式,解決了蝶形計(jì)算、數(shù)據(jù)傳輸和存儲(chǔ)操作協(xié)調(diào)一致問(wèn)題.合理地解決了位增長(zhǎng)問(wèn)題.同時(shí),采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部?jī)?nèi)置在FPGA芯片內(nèi)部,使整個(gè)系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高,實(shí)際合理地解決了資源和速度之間相互制約的問(wèn)題.本設(shè)計(jì)采用Verilog HDL硬件描述語(yǔ)言進(jìn)行設(shè)計(jì),由于在設(shè)計(jì)中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設(shè)計(jì)效率.
標(biāo)簽： FPGA FFT 數(shù)字處理器 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-06-20
上傳用戶：小碼農(nóng)lz
ARM微處理器的應(yīng)用已經(jīng)遍及工業(yè)控制、消費(fèi)類電子產(chǎn)品、通信系統(tǒng)、網(wǎng)絡(luò)系統(tǒng)、無(wú)線系統(tǒng)等各類產(chǎn)品市場(chǎng)，占領(lǐng)了32位RISC微處理器75％以上的市場(chǎng)份額。 本文設(shè)計(jì)的基于JTAG接口的ARM編程器，以ARM微處理器作為CPU，利用其JTAG接口對(duì)Flash在線編程的技術(shù)，給以ARM為內(nèi)核的應(yīng)用板(數(shù)控系統(tǒng)硬件平臺(tái))進(jìn)行快速軟件升級(jí)。在分析相關(guān)技術(shù)的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計(jì)方案，設(shè)計(jì)了系統(tǒng)的硬件和軟件。 首先詳細(xì)分析了JTAG技術(shù)、USB技術(shù)和Modem通信原理。編程器以USB口和RS-232口作為通信接口，以JTAG接口作為調(diào)試接口和編程接口。 其次，在分析編程器需求的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計(jì)方案，選擇了主要的部件。系統(tǒng)硬件的核心部件采用了Philips LPC2144ARM芯片，擴(kuò)展了JTAG接口、USB接口、Modem接口，同時(shí)又構(gòu)造出了一個(gè)JTAG接口。該芯片具有SPI總線，采用與SPI兼容的外部Flash作為存儲(chǔ)器。編程器軟件在ADS集成開(kāi)發(fā)環(huán)境下開(kāi)發(fā)調(diào)試。 最后，對(duì)編程器技術(shù)實(shí)現(xiàn)上的不足作了分析和編程器設(shè)計(jì)的不完善之處作了總結(jié)，并對(duì)編程器的發(fā)展趨勢(shì)作了探討和展望。
上傳時(shí)間： 2013-06-16
上傳用戶：mylinden
本課題深入分析了GPS軟件接收機(jī)基于FFT并行捕獲算法并詳細(xì)闡述了其FPGA的實(shí)現(xiàn)。相比于其它的捕獲方案，該方案更好地滿足了信號(hào)處理實(shí)時(shí)性的要求。 論文的主體部分首先簡(jiǎn)單分析了擴(kuò)頻通信系統(tǒng)的基本原理，介紹了GPS系統(tǒng)的組成，詳細(xì)闡述了GPS信號(hào)的特點(diǎn)，并根據(jù)GPS信號(hào)的組成特點(diǎn)介紹了接收機(jī)的體系結(jié)構(gòu)。其次，通過(guò)對(duì)GPS接收機(jī)信號(hào)捕獲方案的深入研究，確定了捕獲速度快且實(shí)現(xiàn)復(fù)雜度不是很高的基于FFT的并行捕獲方案，并對(duì)該方案提出了幾點(diǎn)改進(jìn)的措施，根據(jù)前面的分析，提出了系統(tǒng)的實(shí)現(xiàn)方案，利用MATLAB對(duì)該系統(tǒng)進(jìn)行仿真，仿真的結(jié)果充分的驗(yàn)證了方案的可行性。接著，對(duì)于捕獲環(huán)節(jié)中的核心部分—FFT處理器，設(shè)計(jì)中沒(méi)有采用ALTERA提供的IP核，獨(dú)立設(shè)計(jì)實(shí)現(xiàn)了基于FPGA的FFT處理器，并通過(guò)對(duì)一組數(shù)據(jù)在MATLAB中運(yùn)算得到結(jié)果和FPGA輸出結(jié)果相對(duì)比，可以驗(yàn)證該FFT處理器的正確性。再次重點(diǎn)分析了GPS接收機(jī)并行捕獲部分的FPGA具體實(shí)現(xiàn)，通過(guò)捕獲的FPGA時(shí)序仿真波形，證明了該系統(tǒng)已經(jīng)能成功地捕獲到GPS信號(hào)。最后，對(duì)全文整個(gè)研究工作進(jìn)行總結(jié)，并指出以后繼續(xù)研究的方向。 本課題雖然是對(duì)于GPS接收機(jī)的研究，但其原理與GALILEO、北斗等導(dǎo)航系統(tǒng)的接收機(jī)相近，因此該課題的研究對(duì)我國(guó)衛(wèi)星導(dǎo)航事業(yè)的發(fā)展起到了積極的推動(dòng)作用。
上傳時(shí)間： 2013-05-29
上傳用戶：ice_qi
基于彩色路徑識(shí)別的視覺(jué)導(dǎo)航方法是當(dāng)前自動(dòng)導(dǎo)航小車(chē)領(lǐng)域的研究熱點(diǎn)和方向。視覺(jué)導(dǎo)航是指根據(jù)地面路徑和被控對(duì)象之間的位置偏差控制其運(yùn)行的方向，因此，地面彩色路徑圖像的攝取及其識(shí)別處理就成為視覺(jué)導(dǎo)航系統(tǒng)中的基礎(chǔ)和關(guān)鍵。在當(dāng)前的視覺(jué)導(dǎo)航系統(tǒng)設(shè)計(jì)中，圖像處理的硬件平臺(tái)都是基于通用微處理器，嵌入式微處理器或者DSP進(jìn)行設(shè)計(jì)的。這些處理器一個(gè)共同的特點(diǎn)就是數(shù)據(jù)串行處理，而圖像處理過(guò)程涉及大量的并行處理操作，因此傳統(tǒng)的串行處理方式滿足不了圖像處理的實(shí)時(shí)性要求。 鑒于微處理器這方面的不足，作者提出一種使用FPGA實(shí)現(xiàn)圖像識(shí)別的并行處理方案，并據(jù)此設(shè)計(jì)一個(gè)智能圖像傳感器。該傳感器采用先進(jìn)的FPGA技術(shù)，將圖像采集及其顯示，路徑的識(shí)別處理以及通信控制等模塊集成在一個(gè)芯片上，形成一個(gè)片上系統(tǒng)(SOC)。其主要功能是對(duì)所采集的彩色路徑圖像進(jìn)行識(shí)別處理，獲得彩色路徑的坐標(biāo)及其方向角，并將處理結(jié)果發(fā)送給上位機(jī)，為自動(dòng)導(dǎo)航提供控制依據(jù)。 本文將彩色路徑的識(shí)別處理過(guò)程劃分為三個(gè)階段，第一階段為顏色聚類識(shí)別，以獲得二值路徑圖像，第二階段為數(shù)學(xué)形態(tài)學(xué)運(yùn)算，用于對(duì)第一階段中獲得的二值圖像進(jìn)行去斑處理，第三階段為路徑中心線的定位及其方向角的測(cè)量。圖像傳感器與上位機(jī)的通信采用異步串行方式，由于上位機(jī)需要控制該傳感器執(zhí)行多種任務(wù)，作者定義一種基于異步串行通信的應(yīng)用層協(xié)議，用于上位機(jī)對(duì)傳感器的控制。在圖像的顯示中，為了彌補(bǔ)圖像采集的速率和VGA顯示速率的不匹配，作者提出一種基于單端口存儲(chǔ)器的圖像幀緩沖機(jī)制，通過(guò)VGA接口將采集的圖像實(shí)時(shí)地顯示出來(lái)。 根據(jù)上述思想，作者完成了系統(tǒng)的硬件電路設(shè)計(jì)，并對(duì)整個(gè)系統(tǒng)進(jìn)行了現(xiàn)場(chǎng)調(diào)試。調(diào)試結(jié)果表明，傳感器系統(tǒng)的各個(gè)模塊都能正常工作，F(xiàn)PGA中的數(shù)字邏輯電路能夠?qū)崟r(shí)地將路徑從圖像中準(zhǔn)確地識(shí)別出來(lái)，.充分體現(xiàn)了FPGA對(duì)路徑圖像的高速處理優(yōu)勢(shì)，達(dá)到了設(shè)計(jì)預(yù)期目標(biāo)，在一定程度上豐富了路徑圖像識(shí)別處理的技術(shù)和方法。
標(biāo)簽： FPGA 路徑識(shí)別 圖像傳感器
上傳時(shí)間： 2013-04-24
上傳用戶：ghostparker
使用VB2008制作的串口收發(fā)工具,可以收發(fā)16進(jìn)制數(shù)據(jù),文本(支持ASCII或UNICODE編碼);具備定時(shí)自動(dòng)發(fā)送功能.系統(tǒng)需要.NET FRAMWORK3.5支持.
上傳時(shí)間： 2013-04-24
上傳用戶：qq442012091
隨著全控型變流技術(shù)的不斷發(fā)展和應(yīng)用領(lǐng)域的不斷拓寬，具有高功率因數(shù)的PWM整流器在工業(yè)領(lǐng)域中逐漸得到普遍重視。在目前的PWM調(diào)制方法中，自然采樣SPWM具有控制靈活、輸出脈沖波形好、諧波含量低等優(yōu)點(diǎn)，是一種性能優(yōu)良的調(diào)制方法。傳統(tǒng)的基于DSP的SPWM實(shí)現(xiàn)方法受DSP本身串行程序流工作模式的限制，是很難實(shí)時(shí)完成自然采樣SPWM的計(jì)算的，這在一些特殊的應(yīng)用領(lǐng)域限制了PWM整流器性能的提高。為此，論文提出了一種基于FPGA的自然采樣SPWM實(shí)現(xiàn)方法，并在三相電流型整流器樣機(jī)上進(jìn)行了實(shí)驗(yàn)驗(yàn)證。由于FPGA具有豐富的可編程邏輯資源和I/O口，并且可以采用并行工作方式，因此控制系統(tǒng)具有更快的處理速度、更小的控制延時(shí)和更好的實(shí)時(shí)性，有利于PWM整流器性能的提高。仿真和實(shí)驗(yàn)研究都表明本文的設(shè)計(jì)是正確有效的。
上傳時(shí)間： 2013-06-16
上傳用戶：黑漆漆
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
