<sup id="mmkum"></sup>
本文主要的研究為對轉(zhuǎn)永磁無刷直流電動機(jī)控制問題，對轉(zhuǎn)永磁無刷直流電動機(jī)在艦船、水下航行器等對轉(zhuǎn)推進(jìn)系統(tǒng)中有著廣泛的應(yīng)用前景。它具有無刷直流電動機(jī)的一切優(yōu)點(diǎn)：功率密度大、調(diào)速性能好、運(yùn)行效率高、結(jié)構(gòu)簡單、運(yùn)行可靠、維護(hù)方便等等。其與普通的永磁無刷直流電動機(jī)的差別僅僅在于原來靜止的電樞部分和旋轉(zhuǎn)的永磁體部分都可以相對于靜止部分旋轉(zhuǎn)，即有兩個(gè)轉(zhuǎn)子，根據(jù)作用力與反作用力的原理，兩個(gè)轉(zhuǎn)子受到的電磁轉(zhuǎn)矩在任意時(shí)刻都是大小相等、方向相反的。因此兩個(gè)轉(zhuǎn)子必將沿著相反的方向旋轉(zhuǎn)。 論文主要工作和創(chuàng)新點(diǎn)如下： 1)介紹了對轉(zhuǎn)永磁無刷直流電機(jī)與普通永磁無刷直流電機(jī)的區(qū)別、優(yōu)點(diǎn)及應(yīng)用，詳細(xì)分析了其工作原理，并建立對轉(zhuǎn)永磁無刷直流電機(jī)本體的數(shù)學(xué)模型，接著利用MATLAB/Simulink建立對轉(zhuǎn)永磁無刷直流電機(jī)的仿真模型。 2)研究了無位置傳感器對轉(zhuǎn)永磁無刷直流電機(jī)的控制方法。采用基于DSP的三次諧波過零點(diǎn)檢測方法來檢測電機(jī)轉(zhuǎn)子的位置與轉(zhuǎn)速，采用數(shù)字鎖相環(huán)對三次諧波過零點(diǎn)進(jìn)行90°延遲： 3)控制系統(tǒng)采用雙閉環(huán)控制，即速度環(huán)與電流環(huán)來組成調(diào)速控制系統(tǒng)，其中速度環(huán)采用了基于改進(jìn)的BP神經(jīng)網(wǎng)絡(luò)PID自適應(yīng)控制，電流環(huán)采用滯環(huán)控制，并對整個(gè)系統(tǒng)進(jìn)行仿真。 4)在仿真研究的基礎(chǔ)上，本文進(jìn)行了以TMS320I~F2407A的DSP芯片為控制核心的無位置傳感器對轉(zhuǎn)永磁無刷直流電機(jī)數(shù)字控制系統(tǒng)的軟硬件設(shè)計(jì)。
標(biāo)簽： DSP 無刷直流電動機(jī) 控制
上傳時(shí)間： 2013-04-24
上傳用戶：lw852826
本論文針對6kV/400kW三相異步電動機(jī)的中壓變頻器試驗(yàn)裝置，從分析目前中壓變頻器常用的主回路拓?fù)淙胧郑敿?xì)闡述并分析了本文研究的單元串聯(lián)型中壓變頻器控制系統(tǒng)。 本文首先從理論上分析了多單元串聯(lián)型中壓變頻器脈寬控制原理。然后，把一種高性能的V/f控制方案引入中壓變頻器控制系統(tǒng)。通過矢量補(bǔ)償定子壓降，進(jìn)行轉(zhuǎn)差補(bǔ)償和對電機(jī)電流進(jìn)行限制控制，實(shí)現(xiàn)了具有很好的低頻性能并具有防“跳閘”等功能的V/f控制方案。 同時(shí)，本文將Siemens公司通用變頻器的時(shí)隙、連接紙的概念運(yùn)用到中壓變頻器控制領(lǐng)域。增加了系統(tǒng)的可變性，自由性和方便性。設(shè)計(jì)了具有系統(tǒng)組態(tài)功能的模塊化軟件，其中著重對控制軟件中的幾個(gè)重要功能進(jìn)行了分析討論。這些重要功能模塊有：控制字和狀態(tài)字、順序控制、V/f曲線、給定積分器、基于電壓補(bǔ)償?shù)妮敵鲎詣臃€(wěn)壓算法、通訊功能等。 中壓變頻器在實(shí)驗(yàn)室設(shè)計(jì)為6kV/22kW試驗(yàn)系統(tǒng)，實(shí)際設(shè)計(jì)為6kV/400kW的變頻系統(tǒng)裝置。本文給出了實(shí)驗(yàn)室調(diào)試結(jié)果及分析。實(shí)驗(yàn)結(jié)果表明，該中壓變頻器能夠安全、穩(wěn)定地運(yùn)行。
上傳時(shí)間： 2013-04-24
上傳用戶：mingaili888
工業(yè)領(lǐng)域中需要大量的AC/DC整流電源。隨著現(xiàn)代電力電子技術(shù)的不斷發(fā)展，人們曰益意識到低功率因數(shù)整流系統(tǒng)造成了諧波污染和電網(wǎng)公害。因此消除電網(wǎng)諧波污染，提高功率因數(shù)，成為整流系統(tǒng)的發(fā)展趨勢。由于中大功率的電力電子設(shè)備在電網(wǎng)中占很大的比重，因此高功率因數(shù)的三相整流器的研究已成為當(dāng)今國內(nèi)外研究的一大熱點(diǎn)。 隨著數(shù)字控制技術(shù)的不斷發(fā)展，越來越多的控制策略通過數(shù)字信號處理器(DSP)得以實(shí)現(xiàn)。數(shù)字控制的特有優(yōu)點(diǎn)：簡化硬件電路，克服了模擬電路中參數(shù)溫度漂移的問題，控制靈活且易實(shí)現(xiàn)先進(jìn)控制等，使得所設(shè)計(jì)的電源產(chǎn)品不僅性能可靠，且易于大批量生產(chǎn)，從而降低了開發(fā)周期。因此，數(shù)字化控制電源已成為當(dāng)今于開關(guān)電源產(chǎn)品設(shè)計(jì)的潮流。 本文首先給出了幾種常見的三相功率因數(shù)校正方案，并對其進(jìn)行了比較和分析，在前面的基礎(chǔ)上提出了：三相三開關(guān)三電平拓?fù)浣Y(jié)構(gòu)和雙閉環(huán)控制的策略結(jié)合的三相PFC系統(tǒng)。緊接著介紹了DSP芯片的特點(diǎn)及其在電力電子裝置中的應(yīng)用，首先介紹目前DSP芯片的發(fā)展，通過比較選定了TI公司的TMSLF2407芯片作為本文的處理芯片，而后基于對TMSLF2407芯片的內(nèi)部資源和該芯片數(shù)字式PWM信號產(chǎn)生的原基于DSP的三相有源功率因數(shù)校正研究與設(shè)計(jì)理的分析，提出了三相PFC的數(shù)字化解決方案。在第四章中介紹了基于DSP數(shù)字控制的PFC的總體設(shè)計(jì)方案，電路所采用的是基于平均電流方案的雙閉環(huán)控制策略。內(nèi)環(huán)通過瞬時(shí)值控制獲得快速的動態(tài)性能，保證輸出畸變率較低，外環(huán)使用輸出電壓的瞬時(shí)值控制，具有較高的輸出精度。本文最后應(yīng)用仿真軟件MATLAB中的SIMULINK對系統(tǒng)進(jìn)行仿真，驗(yàn)證控制策略的可行性，并有助于系統(tǒng)主電路和控制電路的設(shè)計(jì)。對于三相變換器這種復(fù)雜的非線性系統(tǒng)，需要模擬、數(shù)字信號混合仿真，仿真比較難以實(shí)現(xiàn)。一是因?yàn)槟Ｐ碗y以建立二是即使建立起一個(gè)模型，由于電路復(fù)雜，仿真軟件也未必能保證其收斂性。所以經(jīng)過簡化，利用MATLAB中的SIMULINK構(gòu)建了變換器的電壓模型，用于驗(yàn)證設(shè)計(jì)方法和設(shè)計(jì)參數(shù)的正確性。
標(biāo)簽： DSP 三相 有源功率因數(shù)校正
上傳時(shí)間： 2013-05-31
上傳用戶：wengtianzhu
本文的目的在于設(shè)計(jì)一個(gè)自適應(yīng)噪音抵消系統(tǒng),使其能消除含噪語音信號中的背景噪音,達(dá)到提高語音信號質(zhì)量的目的.主要工作分為兩大部分.本文在第一部分介紹了自適應(yīng)數(shù)字濾波器的基本理論思想,具體闡述了自適應(yīng)噪聲抵消系統(tǒng)基本原理,并對自適應(yīng)噪聲抵消系統(tǒng)的指標(biāo)、抵消性能進(jìn)行了計(jì)算分析.自適應(yīng)濾波器的算法是整個(gè)系統(tǒng)的核心,在第一部分中,對兩種最基本的自適應(yīng)算法,進(jìn)行了詳細(xì)的介紹和分析,并針對兩種算法的優(yōu)缺點(diǎn)進(jìn)行了詳細(xì)的比較.這一部分中最關(guān)鍵的是對設(shè)計(jì)的噪聲抵消系統(tǒng)進(jìn)行計(jì)算機(jī)仿真,驗(yàn)證系統(tǒng)設(shè)計(jì)的合理性和算法的正確性.通過對自適應(yīng)噪聲抵消器的MATLAB仿真及對仿真圖形的分析,驗(yàn)證了系統(tǒng)設(shè)計(jì)和自適應(yīng)算法的可行性.第二部分主要完成自適應(yīng)噪聲抵消系統(tǒng)的硬件設(shè)計(jì)和軟件編程.在第一部分計(jì)算機(jī)仿真分析的基礎(chǔ)上,利用高速信號處理芯片DSP(TMS320LF2407)設(shè)計(jì)了一個(gè)噪聲干擾抵消系統(tǒng),在高速信號處理芯片(TMS320LF2407)上開發(fā)實(shí)現(xiàn)了自適應(yīng)LMS算法.
標(biāo)簽： DSP
上傳時(shí)間： 2013-06-28
上傳用戶：zklh8989
通信與信息技術(shù)行業(yè)飛速發(fā)展，已成為我國支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展，社會對具備實(shí)際動手能力人才的需求也不斷增加，高校通信教學(xué)改革勢在必行。在最初的通信原理實(shí)驗(yàn)設(shè)備中每個(gè)實(shí)驗(yàn)獨(dú)立占用一塊硬件資源，隨著EDA技術(shù)的發(fā)展，實(shí)驗(yàn)設(shè)備廠商將CPLD/FPGA技術(shù)作為獨(dú)立的一項(xiàng)實(shí)驗(yàn)內(nèi)容，加入到通信原理實(shí)驗(yàn)設(shè)備中。FPGA技術(shù)具備集成度高、速度快和現(xiàn)場可編程的優(yōu)勢，適合高集成度和高速的時(shí)序運(yùn)算。本文總結(jié)現(xiàn)有通信原理實(shí)驗(yàn)設(shè)備的優(yōu)缺點(diǎn)，采用FPGA技術(shù)設(shè)計(jì)出集驗(yàn)證性和設(shè)計(jì)性于一體，具備較高的綜合性和系統(tǒng)性的通信原理實(shí)驗(yàn)系統(tǒng)。 本系統(tǒng)提供了一個(gè)開放性的硬件、軟件平臺，從培養(yǎng)學(xué)生實(shí)際動手能力出發(fā)，利用FPGA在通用的硬件上實(shí)現(xiàn)所有實(shí)驗(yàn)內(nèi)容。學(xué)生在本系統(tǒng)上除了能完成已固化的實(shí)驗(yàn)內(nèi)容，還可以實(shí)現(xiàn)電子設(shè)計(jì)開發(fā)和驗(yàn)證。這對培養(yǎng)學(xué)生的實(shí)踐能力大有裨益。 本文結(jié)合數(shù)字通信系統(tǒng)基本模型，把基于FPGA的通信原理實(shí)驗(yàn)系統(tǒng)劃分為信號源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號源采用DDS技術(shù)，能夠生成非常高的頻率精度，可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結(jié)合到一起組成多體制調(diào)制解調(diào)器，形成多頻段、多波形的軟件無線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術(shù)，具備良好的載波跟蹤特性，利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實(shí)驗(yàn)系統(tǒng)的研究現(xiàn)狀和意義；然后根據(jù)通信系統(tǒng)模型從《通信原理》各個(gè)章節(jié)中提煉出各模塊的實(shí)驗(yàn)內(nèi)容，分別列出各實(shí)驗(yàn)的數(shù)字化實(shí)現(xiàn)模型；繼而根據(jù)各模塊資源需求選取合適FPGA芯片，并給出硬件設(shè)計(jì)方案；最后，給出各模塊在FPGA上具體實(shí)現(xiàn)過程、系統(tǒng)測試結(jié)果及分析。測試和實(shí)際運(yùn)行結(jié)果表明設(shè)計(jì)方法正確，且功能和技術(shù)指標(biāo)滿足設(shè)計(jì)要求。 關(guān)鍵詞：通信原理，實(shí)驗(yàn)系統(tǒng)，F(xiàn)PGA，DDS，多體制調(diào)制解調(diào)，全數(shù)字COSTAS環(huán)，位同步
標(biāo)簽： FPGA 通信原理 實(shí)驗(yàn)系統(tǒng)
上傳時(shí)間： 2013-07-07
上傳用戶：evil
作為性能優(yōu)異的糾錯(cuò)編碼，Turbo碼自誕生以來就一直受到理論界以及工程應(yīng)用界的關(guān)注。TD—SCDMA是我國擁有自主知識產(chǎn)權(quán)的3G通信標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)把Turbo碼是作為前向糾錯(cuò)體制，但Turbo碼的譯碼算法比較復(fù)雜并且需要多次迭代，這造成Turbo碼譯碼延時(shí)大，譯碼速度慢，因此限制了Turbo碼的實(shí)際應(yīng)用。因此有必要研究如何將現(xiàn)有的Turbo碼譯碼算法進(jìn)行簡化，加速，使其轉(zhuǎn)化成為適合在硬件上實(shí)現(xiàn)的算法，將實(shí)驗(yàn)室的理論研究成果轉(zhuǎn)化成為硬件產(chǎn)品。 論文主要的研究內(nèi)容有以下兩點(diǎn)： 其一，提出信道自適應(yīng)迭代譯碼方案。在事先設(shè)定最大迭代次數(shù)的情況下，自適應(yīng)Turbo碼譯碼算法能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)。 仿真結(jié)果表明：該自適應(yīng)迭代譯碼方案能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時(shí)間，明顯提高譯碼速度。 其二，根據(jù)得到的信道自適應(yīng)迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應(yīng)迭代譯碼算法轉(zhuǎn)化成為硬件設(shè)計(jì)實(shí)現(xiàn)，得到硬件電路，并對得到的譯碼器硬件電路進(jìn)行測試。 測試結(jié)果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實(shí)驗(yàn)仿真基本一致。
上傳時(shí)間： 2013-05-31
上傳用戶：huyiming139
全球定位系統(tǒng)(Global Positioning System—GPS)是新一代衛(wèi)星導(dǎo)航定位系統(tǒng)，具有全球、全天候、連續(xù)、高精度導(dǎo)航與定位功能，能夠?yàn)閺V大用戶提供精確的三維坐標(biāo)、速度和時(shí)間信息。因此，GPS系統(tǒng)被廣泛地應(yīng)用于生活中的各個(gè)領(lǐng)域。GPS系統(tǒng)用戶主要是各種型號的接收機(jī)，而捕獲跟蹤技術(shù)是接收機(jī)的關(guān)鍵技術(shù)，同時(shí)也是一個(gè)技術(shù)難點(diǎn)。在GPS接收機(jī)中，導(dǎo)航電文是用戶定位和導(dǎo)航的數(shù)據(jù)基礎(chǔ)，為了得到導(dǎo)航電文必須要對GPS信號進(jìn)行捕獲跟蹤。本文詳細(xì)研究了GPS信號捕獲跟蹤技術(shù)，并進(jìn)行了FPGA設(shè)計(jì)。 @@ 本文首先概述了GPS系統(tǒng)信號結(jié)構(gòu)和GPS接收機(jī)工作原理，對GPS信號調(diào)制機(jī)理進(jìn)行詳細(xì)地闡述，重點(diǎn)分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號捕獲的基礎(chǔ)理論，重點(diǎn)研究時(shí)域滑動相關(guān)捕獲方法，深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數(shù)的GPS中頻發(fā)生器，并在此平臺上，對GPS信號時(shí)域滑動相關(guān)捕獲算法進(jìn)行仿真與分析。 @@ 接著重點(diǎn)研究了GPS信號跟蹤技術(shù)，系統(tǒng)分析碼跟蹤環(huán)路和載波跟蹤環(huán)路結(jié)構(gòu)框圖以及算法。在碼跟蹤環(huán)路方面，選用并分析了能分離載波的非相干超前滯后碼鎖定環(huán)的工作機(jī)理。在載波跟蹤環(huán)路中選用對導(dǎo)航電文數(shù)據(jù)相位翻轉(zhuǎn)不敏感的科斯塔斯環(huán)，并用數(shù)學(xué)模型分析GPS信號的解調(diào)過程。之后對整個(gè)跟蹤環(huán)路進(jìn)行MATLAB仿真，結(jié)果表明環(huán)路參數(shù)設(shè)計(jì)滿足要求，并能成功解調(diào)出GPS導(dǎo)航電文。 @@ 最后本文在QuartusII環(huán)境下完成對GPS信號捕獲跟蹤系統(tǒng)的FPGA設(shè)計(jì)。根據(jù)對相關(guān)器硬件結(jié)構(gòu)框架，對算法中各個(gè)模塊的實(shí)現(xiàn)進(jìn)行詳細(xì)的說明，包括頂層設(shè)計(jì)到CA碼、NCO等重要模塊設(shè)計(jì)，并給出了仿真結(jié)果。 @@關(guān)鍵詞：GPS接收機(jī)；捕獲；跟蹤；MATLAB仿真：FPGA
上傳時(shí)間： 2013-06-16
上傳用戶：jacking
3D加速引擎是3D圖形加速系統(tǒng)的重要組成部分，以往在軟件平臺上對3D引擎的研究，實(shí)現(xiàn)了復(fù)雜的渲染模型和渲染算法，但這些復(fù)雜算法與模型在FPGA上綜合實(shí)現(xiàn)具有一定難度，針對FPGA的3D加速引擎設(shè)計(jì)及其平臺實(shí)現(xiàn)需要進(jìn)一步研究。 本文在研究3D加速引擎結(jié)構(gòu)的基礎(chǔ)上，實(shí)現(xiàn)了基于FPGA的圖像處理平臺，使用模塊化的思想，利用IP核技術(shù)分析設(shè)計(jì)實(shí)現(xiàn)了3D加速管道及其他模塊，并進(jìn)行了仿真、驗(yàn)證、實(shí)現(xiàn)。 圖像處理平臺選用Virtex-Ⅳ FPGA為核心器件，并搭載了Hynix HY5DU573222F-25、AT91FR40162S、XCF32P VO48及其他組件。 為滿足3D加速引擎的實(shí)現(xiàn)與驗(yàn)證，設(shè)計(jì)搭建的圖像處理平臺還實(shí)現(xiàn)了DDR-SDRAM控制器模塊、VGA輸出模塊、總線控制器模塊、命令解釋模塊、指令寄存器模塊及控制寄存器模塊。 3D加速引擎設(shè)計(jì)包含3D加速渲染管道、視角變換管道、基元讀取、頂點(diǎn)FIFO、基元FIFO、寫內(nèi)存等模塊。針對FPGA的特性，簡化、設(shè)計(jì)、實(shí)現(xiàn)了光照管道、紋理管道、著色管道和Alpha融合管道。 最后使用Modelsim進(jìn)行了仿真測試和圖像處理平臺上的驗(yàn)證，其結(jié)果表明3D加速引擎設(shè)計(jì)的大部分功能得到實(shí)現(xiàn)，結(jié)果令人滿意。
上傳時(shí)間： 2013-07-30
上傳用戶：lepoke
隨著信息時(shí)代的到來，用戶對數(shù)據(jù)保護(hù)和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經(jīng)信道傳輸后，到達(dá)接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯(cuò)控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯(cuò)誤。RS（Reed—Solomon）碼是差錯(cuò)控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對固定，性能強(qiáng)，不但可以糾正隨機(jī)差錯(cuò)，而且對突發(fā)錯(cuò)誤的糾錯(cuò)能力也很強(qiáng)，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計(jì)一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當(dāng)大的經(jīng)濟(jì)價(jià)值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識，重點(diǎn)介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進(jìn)行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實(shí)現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進(jìn)行八倍并行擴(kuò)展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計(jì)了一種便于硬件實(shí)現(xiàn)的脈動關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實(shí)現(xiàn)。由于進(jìn)行了超前運(yùn)算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時(shí)延時(shí)更小。 本論文設(shè)計(jì)了C++仿真平臺，并與HDL代碼結(jié)果進(jìn)行了對比驗(yàn)證。Verilog HDL代碼經(jīng)過modelsim仿真驗(yàn)證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進(jìn)行綜合驗(yàn)證以及靜態(tài)時(shí)序分析，綜合軟件為QUATURSⅡ V8．0。驗(yàn)證及測試表明，本設(shè)計(jì)在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時(shí)傳輸，達(dá)到性能指標(biāo)要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：思琦琦
隨著現(xiàn)代DSP、FPGA等數(shù)字芯片的信號處理能力不斷提高，基于軟件無線電技術(shù)的現(xiàn)代通信與信息處理系統(tǒng)也得到了更為廣泛的應(yīng)用。軟件無線電的基本思想是以一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件系統(tǒng)作為其應(yīng)用平臺，把盡可能多的無線及個(gè)人通信和信號處理的功能用軟件來實(shí)現(xiàn)，從而將無線通信新系統(tǒng)、新產(chǎn)品的開發(fā)逐步轉(zhuǎn)移到軟件上來。另一方面，現(xiàn)代信號處理系統(tǒng)對數(shù)據(jù)的處理速度、處理精度和動態(tài)范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運(yùn)算。因此研制具備高速實(shí)時(shí)信號處理能力的通用硬件平臺越來越受到業(yè)界的重視。 @@ 目前的高速實(shí)時(shí)信號處理系統(tǒng)一般均采用DSP+FPGA的架構(gòu)，其中DSP主要負(fù)責(zé)完成系統(tǒng)通信和基帶信號處理算法，而FPGA主要完成信號預(yù)處理等前端算法，并提供系統(tǒng)常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實(shí)時(shí)信號處理系統(tǒng)的FPGA軟件設(shè)計(jì)。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實(shí)時(shí)信號處理系統(tǒng)的架構(gòu)。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點(diǎn)DSP以混合耦合模型構(gòu)成系統(tǒng)信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統(tǒng)所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設(shè)接口。此外，作者還選擇了ADSP-BF533定點(diǎn)DSP加入系統(tǒng)當(dāng)中以擴(kuò)展系統(tǒng)音視頻信號處理能力，體現(xiàn)系統(tǒng)的通用性。 @@ 基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)正逐漸成為現(xiàn)代FPGA應(yīng)用的一個(gè)熱點(diǎn)。結(jié)合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內(nèi)設(shè)計(jì)了一個(gè)嵌入式系統(tǒng)，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內(nèi)集成的三態(tài)以太網(wǎng)MAC硬核模塊，實(shí)現(xiàn)了系統(tǒng)與上位PC機(jī)之間的以太網(wǎng)通信鏈路。此外，為擴(kuò)展系統(tǒng)功能，適應(yīng)未來可能的軟件升級，進(jìn)一步提高系統(tǒng)的通用性，還將嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發(fā)器的高速串行傳輸設(shè)計(jì)的關(guān)鍵技術(shù)和基本的設(shè)計(jì)方法，充分體現(xiàn)了目前高速實(shí)時(shí)信號處理系統(tǒng)的發(fā)展要求和趨勢。 @@關(guān)鍵詞：高速實(shí)時(shí)信號處理；FPGA；Virtex-5；嵌入式系統(tǒng)；MicroBlaze
標(biāo)簽： FPGA 實(shí)時(shí)信號 處理系統(tǒng)
上傳時(shí)間： 2013-05-17
上傳用戶：wangchong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<noframes id="saacc"></noframes>
<button id="saacc"></button>
<tr id="saacc"></tr>