高性能ADC產(chǎn)品的出現(xiàn)，給混合信號測試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實(shí)現(xiàn)了多個ADC測試過程的并行化和實(shí)時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。 本文實(shí)現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測試方法和測試流程。使用FPGA實(shí)現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個ADC在不同樣本數(shù)條件下進(jìn)行并行測試。 通過在FPGA內(nèi)部實(shí)現(xiàn)ADC測試時域算法和頻域算法相結(jié)合的方法來搭建測試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時域算法和頻域算法的FPGA實(shí)現(xiàn)。整個測試系統(tǒng)使用Angilent 33220A任意信號發(fā)生器提供模擬激勵信號，共用一個FPGA內(nèi)部實(shí)現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對其進(jìn)行串并轉(zhuǎn)換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評估算法。 在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對WM8731L片內(nèi)2個被測.ADC并行地進(jìn)行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過在FPGA內(nèi)配置2個獨(dú)立的參數(shù)計算模塊，可并行地實(shí)現(xiàn)對2個相同ADC的參數(shù)評估，減小單個ADC的平均測試時間。 FPGA片內(nèi)實(shí)時評估算法的實(shí)現(xiàn)節(jié)省了測試樣本傳輸至自動測試機(jī)PC端的時間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進(jìn)一步提高。該方法可用于自動測試機(jī)的混合信號選項(xiàng)卡或測試子系統(tǒng)。 關(guān)鍵詞：ADC測試；并行；參數(shù)評估；FPGA；FFT
上傳時間： 2013-07-11
上傳用戶：tdyoung
Linux內(nèi)核在S3C2440上移植的方法
標(biāo)簽： S3C2440 Linux 內(nèi)核
上傳時間： 2013-07-12
上傳用戶：WANGLIANPO
在圖像處理、數(shù)據(jù)傳輸、雷達(dá)接收等現(xiàn)代信號處理領(lǐng)域，對信號處理的穩(wěn)定性、實(shí)時性和靈活性都有很高的要求。FIR數(shù)字濾波器因其線性相位特性滿足了現(xiàn)代信號處理領(lǐng)域?qū)V波器的高性能要求，成為應(yīng)用最廣泛的數(shù)字濾波器之一。高密度的FPGA兼顧實(shí)時性和靈活性，為FIR數(shù)字濾波器的實(shí)現(xiàn)提供了強(qiáng)大的硬件支持。 現(xiàn)今FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)方法中最常用的是基于DA的實(shí)現(xiàn)方法和基于CSD編碼的實(shí)現(xiàn)方法，本文對這兩種實(shí)現(xiàn)方法進(jìn)行了深入的探討，并進(jìn)行了一定的改進(jìn)。本論文所做的主要工作和創(chuàng)新如下： 1、對FIR數(shù)字濾波器的硬件實(shí)現(xiàn)方法進(jìn)行了理論研究，其中著重對并行FIR數(shù)字濾波器的實(shí)現(xiàn)方法進(jìn)行了深入探討并提出了一個改進(jìn)的實(shí)現(xiàn)方法：基于CSD-DA的改進(jìn)實(shí)現(xiàn)方法。這個實(shí)現(xiàn)方法在一定情況下比單純的基于CSD編碼的實(shí)現(xiàn)方法和基于DA的實(shí)現(xiàn)方法都要節(jié)約芯片面積。 2、經(jīng)過電路建模和數(shù)學(xué)推導(dǎo)提出了“CSD-DA擇優(yōu)比較法”。該比較法可以從基于CSD編碼的實(shí)現(xiàn)方法、基于DA的實(shí)現(xiàn)方法以及基于CSD-DA的改進(jìn)實(shí)現(xiàn)方法中較精確的選擇出最佳實(shí)現(xiàn)方法。 3、用Cyclone EPEC6Q240C8芯片和音頻編解碼芯片TLV320AIC23B實(shí)現(xiàn)了一個可以濾除音頻信號中高頻噪聲的音頻FIR數(shù)字低通濾波器。
標(biāo)簽： FPGA FIR 數(shù)字濾波器
上傳時間： 2013-06-07
上傳用戶：zhangyi99104144
IIR數(shù)字濾波器是沖激響應(yīng)為無限長的一類數(shù)字濾波器，是電子、通信及信號處理領(lǐng)域的重要研究內(nèi)容，國內(nèi)外學(xué)者對IIR數(shù)字濾波器的優(yōu)化設(shè)計進(jìn)行了大量研究。其中，進(jìn)化算法優(yōu)化設(shè)計IIR數(shù)字濾波器雖然取得了一定的效果，但是其也有自身的一些不足；另外，基于粒子群算法以及人工魚群算法的IIR數(shù)字濾波器優(yōu)化設(shè)計也取得了較好的效果。但這些方法都是將多目標(biāo)優(yōu)化問題轉(zhuǎn)化為單目標(biāo)優(yōu)化問題，這種方法是將每個目標(biāo)賦一個權(quán)值，然后將這些賦了權(quán)值的目標(biāo)相加，把相加的結(jié)果作為目標(biāo)函數(shù)，在此基礎(chǔ)上尋找目標(biāo)函數(shù)的最小值，這樣做造成的問題是可能將其中的任何一種滿足目標(biāo)函數(shù)值最小的情況作為最優(yōu)解，但實(shí)際上得到的不一定是最優(yōu)解。也就是說，單目標(biāo)的方法難以區(qū)分哪一種情況為最優(yōu)解，這樣的尋優(yōu)模型從理論上來說是難以得到最優(yōu)解的。另外，在將多目標(biāo)轉(zhuǎn)化為單目標(biāo)時，各個目標(biāo)的權(quán)值難以確定，而且最終只能得到唯一解。針對這些問題，本文在研究傳統(tǒng)遺傳算法、進(jìn)化規(guī)劃算法以及量子遺傳算法的IIR數(shù)字濾波器優(yōu)化設(shè)計的基礎(chǔ)上，將重點(diǎn)研究IIR數(shù)字濾波器的粒子進(jìn)化規(guī)劃優(yōu)化、遺傳多目標(biāo)優(yōu)化以及量子多目標(biāo)優(yōu)化。另外，由于在通信系統(tǒng)中IIR數(shù)字濾波器有廣泛應(yīng)用，并且大量采用FPGA實(shí)現(xiàn)，多目標(biāo)優(yōu)化方法得到的濾波器性能也值得驗(yàn)證，因此，對多目標(biāo)優(yōu)化方法得到的IIR數(shù)字濾波器系數(shù)進(jìn)行FPGA仿真驗(yàn)證有重要的現(xiàn)實(shí)意義。 @@ 論文的主要工作及研究成果具體如下： @@ 1.分析IIR數(shù)字濾波器的數(shù)學(xué)模型及其優(yōu)化設(shè)計的參數(shù)；針對低通IIR數(shù)字濾波器，采用遺傳算法及量子遺傳算法對其進(jìn)行優(yōu)化設(shè)計，并給出相應(yīng)的仿真結(jié)果及分析。 @@ 2.針對使用進(jìn)化規(guī)劃算法優(yōu)化設(shè)計IIR數(shù)字濾波器時容易陷入局部極值的問題，研究粒子進(jìn)化規(guī)劃算法，并將其應(yīng)用于IIR數(shù)字濾波器的優(yōu)化設(shè)計，該算法將粒子群優(yōu)化算法與進(jìn)化規(guī)劃算法相結(jié)合，繼承了粒子群算法局部搜索能力強(qiáng)和進(jìn)化規(guī)劃算法遺傳父代優(yōu)良基因能力強(qiáng)的優(yōu)點(diǎn)。將這種新的粒子進(jìn)化規(guī)劃算法應(yīng)用于IIR低通、高通、帶通、帶阻數(shù)字濾波器的優(yōu)化設(shè)計，顯示了較好的效果。 @@ 3.優(yōu)化設(shè)計IIR數(shù)字濾波器時，通常將多目標(biāo)轉(zhuǎn)化為單目標(biāo)的優(yōu)化問題，這種方法雖然設(shè)計簡單，但是在將多目標(biāo)轉(zhuǎn)化為單目標(biāo)時，各個目標(biāo)的權(quán)值難以確定，而且最終只能得到唯一解，不能提供更多的有效解給決策者。針對常 用基于單目標(biāo)優(yōu)化算法的不足，在分析IIR數(shù)字濾波器優(yōu)化模型和待優(yōu)化參數(shù)的基礎(chǔ)上，本文研究遺傳算法的IIR數(shù)字濾波器多目標(biāo)優(yōu)化設(shè)計方法，該方法將多個目標(biāo)值直接映射到適應(yīng)度函數(shù)中，通過比較函數(shù)值的占優(yōu)關(guān)系來搜索問題的有效解集，使用這種方法可以求得一組有效解，并且將多目標(biāo)轉(zhuǎn)化為單目標(biāo)的優(yōu)化方法得到的唯一解也能被包括在這一組有效解中。@@ 4.將量子遺傳算法應(yīng)用于IIR數(shù)字濾波器多目標(biāo)優(yōu)化設(shè)計，研究量子遺傳算法的IIR數(shù)字濾波器多目標(biāo)優(yōu)化設(shè)計方法，并將優(yōu)化結(jié)果與傳統(tǒng)遺傳算法的多目標(biāo)優(yōu)化方法進(jìn)行了比較。仿真結(jié)果表明，在對同一種濾波器進(jìn)行優(yōu)化設(shè)計時，使用該方法得到的結(jié)果通帶波動更小，過渡帶更窄，阻帶衰減也更大。 @@ 5.針對IIR數(shù)字濾波器的硬件實(shí)現(xiàn)問題，在對IIR數(shù)字濾波器的結(jié)構(gòu)特征進(jìn)行分析的基礎(chǔ)上，分別采用遺傳多目標(biāo)優(yōu)化方法量子多目標(biāo)方法優(yōu)化設(shè)計IIR數(shù)字濾波器的系數(shù)，然后針對兩組系數(shù)進(jìn)行了FPGA( Field-Programmable GateArray，現(xiàn)場可編程門陣列)仿真驗(yàn)證，并對兩種結(jié)果進(jìn)行了對比分析。 @@關(guān)鍵詞：IIR數(shù)字濾波器；優(yōu)化設(shè)計
標(biāo)簽： FPGA IIR 數(shù)字濾波器
上傳時間： 2013-06-09
上傳用戶：熊少鋒
本研究針對目標(biāo)識別等系統(tǒng)中由于載機(jī)轉(zhuǎn)動而使目標(biāo)圖像發(fā)生旋轉(zhuǎn)，給測量及人眼觀察帶來的影響，因此需要對目標(biāo)圖像進(jìn)行實(shí)時的反旋轉(zhuǎn)處理，對目前出現(xiàn)的消像旋技術(shù)進(jìn)行分析和比較，選擇從電子學(xué)消旋方法出發(fā)，研究圖像消像旋的方法，并給出了基于FPGA的實(shí)時消像旋系統(tǒng)的完整結(jié)構(gòu)和相應(yīng)的算法設(shè)計。 本文在對電子圖像消旋原理的深入分析的基礎(chǔ)上，設(shè)計并利用Visual C++6.0軟件仿真實(shí)現(xiàn)了一種優(yōu)化的快速旋轉(zhuǎn)算法，再利用后插值處理保證了圖像的質(zhì)量；構(gòu)建了以ACEX EP1K100為核心的數(shù)字圖像實(shí)時消像旋系統(tǒng)，利用VHDL硬件描述語言實(shí)現(xiàn)了整個消像旋算法的FPGA設(shè)計。該系統(tǒng)利用高速相機(jī)和Camera Link接口傳輸圖像，提高了系統(tǒng)的運(yùn)行速度。利用QuartusII和Matlab軟件對整個算法設(shè)計進(jìn)行混合仿真實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)能夠成功地對采集到的灰度圖像進(jìn)行消像旋處理，旋轉(zhuǎn)后的圖像清晰穩(wěn)定，像素誤差小于一個像素，而且對于視頻信號只有一幀的延時不到20ms，達(dá)到系統(tǒng)參數(shù)要求。
上傳時間： 2013-07-04
上傳用戶：MATAIYES
介紹了10種經(jīng)典的軟件濾波方法的優(yōu)缺點(diǎn)和應(yīng)用方法
上傳時間： 2013-04-24
上傳用戶：saharawalker
抑制電子電路噪聲的方法，希望對大家有用，看看吧
上傳時間： 2013-06-17
上傳用戶：gdgzhym
在工業(yè)控制領(lǐng)域，多種現(xiàn)場總線標(biāo)準(zhǔn)共存的局面從客觀上促進(jìn)了工業(yè)以太網(wǎng)技術(shù)的迅速發(fā)展，國際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應(yīng)用于工業(yè)控制系統(tǒng)的現(xiàn)場設(shè)備層的最大障礙是以太網(wǎng)的非實(shí)時性，而實(shí)現(xiàn)現(xiàn)場設(shè)備間的高精度時鐘同步是保證以太網(wǎng)高實(shí)時性的前提和基礎(chǔ)。 IEEE 1588定義了一個能夠在測量和控制系統(tǒng)中實(shí)現(xiàn)高精度時鐘同步的協(xié)議——精確時間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網(wǎng)絡(luò)通訊、局部計算和分布式對象等多項(xiàng)技術(shù)，適用于所有通過支持多播的局域網(wǎng)進(jìn)行通訊的分布式系統(tǒng)，特別適合于以太網(wǎng)，但不局限于以太網(wǎng)。PTP協(xié)議能夠使異質(zhì)系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時鐘同步起來，占用最少的網(wǎng)絡(luò)和局部計算資源，在最好情況下能達(dá)到系統(tǒng)級的亞微級的同步精度。 基于PC機(jī)軟件的時鐘同步方法，如NTP協(xié)議，由于其實(shí)現(xiàn)機(jī)理的限制，其同步精度最好只能達(dá)到毫秒級；基于嵌入式軟件的時鐘同步方法，將時鐘同步模塊放在操作系統(tǒng)的驅(qū)動層，其同步精度能夠達(dá)到微秒級。現(xiàn)場設(shè)備間微秒級的同步精度雖然已經(jīng)能滿足大多數(shù)工業(yè)控制系統(tǒng)對設(shè)備時鐘同步的要求，但是對于運(yùn)動控制等需求高精度定時的系統(tǒng)來說，這仍然不夠。基于嵌入式軟件的時鐘同步方法受限于操作系統(tǒng)中斷響應(yīng)延遲時間不一致、晶振頻率漂移等因素，很難達(dá)到亞微秒級的同步精度。 本文設(shè)計并實(shí)現(xiàn)了一種基于FPGA的時鐘同步方法，以IEEE 1588作為時鐘同步協(xié)議，以Ethernet作為底層通訊網(wǎng)絡(luò)，以嵌入式軟件形式實(shí)現(xiàn)TCP/IP通訊，以數(shù)字電路形式實(shí)現(xiàn)時鐘同步模塊。這種方法充分利用了FPGA的特點(diǎn)，通過準(zhǔn)確捕獲報文時間戳和動態(tài)補(bǔ)償晶振頻率漂移等手段，相對于嵌入式軟件時鐘同步方法實(shí)現(xiàn)了更高精度的時鐘同步，并通過實(shí)驗(yàn)驗(yàn)證了在以集線器互連的10Mbps以太網(wǎng)上能夠達(dá)到亞微秒級的同步精度。
上傳時間： 2013-08-04
上傳用戶：hn891122
單片機(jī)產(chǎn)生正弦波，簡紹了單片機(jī)產(chǎn)生高精度正弦波的方法
上傳時間： 2013-04-24
上傳用戶：a296386173
萬用表和示波器的使用方法.rar 兩個DOC文件，對初入電子行業(yè)的程序員很有幫助。
上傳時間： 2013-04-24
上傳用戶：小碼農(nóng)lz
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
