隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。 本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
高速、高精度已經成為伺服驅動系統的發展趨勢，而位置檢測環節是決定伺服系統高速、高精度性能的關鍵環節之一。光電編碼器作為伺服驅動系統中常用的檢測裝置，根據結構和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析，通過對比它們的特性，得出了絕對式光電編碼器更適合高速、高精度伺服驅動系統的結論。 絕對式光電編碼器精度高、位數多的特點決定其通信方式只能采取串行傳輸方式，且由相應的通信協議控制信息的傳輸。本文首先針對編碼器主要生產廠商日本多摩川公司的絕對式光電編碼器，深入研究了通信協議相關的硬件電路、數據幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發語言硬件描述語言Verilog HDL，并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎上，采用自頂向下的設計方法，將整個接口電路劃分成發送模塊、接收模塊、序列控制模塊等多個模塊，各個模塊采用Verilog語言進行描述設計編碼器接口電路。最終的設計在相關硬件電路上實現。最后，通過在TMS320F2812伺服控制平臺上編寫的硬件驅動程序驗證了整個設計的各項功能，達到了設計的要求。
上傳時間： 2013-07-11
上傳用戶：snowkiss2014
擴頻通信系統與常規的通信系統相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優點。在近年來得到了迅速的發展。本論文主要討論和實現了基于FPGA的直接序列擴頻信號的解擴解調處理。論文對該直擴通信系統和FPGA設計方法進行了相關研究，最后用Altera公司的最新的FPGA開發平臺Quarus Ⅱ5.0實現了相關設計。 整個系統分為兩個部分，發送部分和接收部分。發送部分主要有串并轉換、差分卷積編碼、PN碼擴頻、QPSK調制、成型濾波等模塊。接收部分主要有前端抗干擾、數字下變頻、解擴解調等模塊。 論文首先介紹了擴頻通信系統的特點以及相關技術的國內外發展現狀，并介紹了本論文的研究思路和內容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結合實際需要，設計了一種零中頻DSSS解調解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數字外差調制的自適應陷波器來進行前端窄帶干擾抑制處理，用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環來減少載波提取的算法復雜度，用改進型CORDIC算法實現NCO來方便的進行擴展。 接著，論文給出了系統總體設計和發送及接受子系統的各個功能模塊的實現分析以及在Quartus Ⅱ5.0上的實現細節，給出了仿真結果。 然后論文介紹了整個系統的硬件電路設計和它在真實系統中連機調試所得到的測試結果，結果表明該系統具有性能穩定，靈活性好，生產調試容易，體積小，便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結和對今后工作的展望。
上傳時間： 2013-05-23
上傳用戶：磊子226
Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發和隨機錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數字視頻廣播(DVB)等系統中具有廣泛的應用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進后的Euclid算法和改進后的BM算法，針對改進后的BM算法提出了一種流水線結構的譯碼器實現方案并改進了該算法的實現結構，在譯碼器復雜度和譯碼延時上作了折衷，降低了譯碼器的復雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設計實現了RS(255,239)編譯碼器，證明了該方案的可行性。
上傳時間： 2013-06-11
上傳用戶：奇奇奔奔
逆變控制器的發展經歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統，并從數模混合電路過渡到純數字控制的歷程。但是，通用微處理芯片是為一般目的而設計，存在一定局限。為此，近幾年來逆變器專用控制芯片（ASIC）實現技術的研究越來越受到關注，已成為逆變控制器發展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實現技術，依次對專用芯片的系統功能劃分，硬件算法，全系統的硬件設計及優化，流水線操作和并行化，芯片運行穩定性等問題進行了初步研究。首先引述了單相電壓型PWM逆變器連續時間和離散時間的數學模型，以及基于極點配置的單相電壓型PWM逆變器電流內環電壓外環雙閉環控制系統的設計過程，同時給出了仿真結果，仿真表明此系統具有很好的動、靜態性能，并且具有自動限流功能，提高了系統的可靠性。緊接著分析了FPGA器件的特征和結構。在給出本芯片應用目標的基礎上，制定了FPGA目標器件的選擇原則和芯片的技術規格，完成了器件選型及相關的開發環境和工具的選取。然后系統闡述了復雜FPGA設計的設計方法學，詳細介紹了基于FPGA的ASIC設計流程，概要介紹了僅使用QuartusII的開發流程，以及Modelsim、SynplifyPro、QuartusII結合使用的開發流程。在此基礎上，進行了芯片系統功能劃分，針對：DDS標準正弦波發生器，電壓電流雙環控制算法單元，硬件PI算法單元，SPWM產生器，三角波發生器，死區控制器，數據流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設計。分析了全數字鎖相環的結構和模型，以此為基礎，設計了一種應用于逆變器的，用比例積分方法替代傳統鎖相系統中的環路濾波，用相位累加器實現數控振蕩器（DCO）功能的高精度二階全數字鎖相環（DPLL）。分析了“流水線操作”等設計優化問題，并針對逆變器控制系統中，控制系統算法呈多層結構，且層與層之間還有數據流聯系，其執行順序和數據流的走向較為復雜，不利于直接采用流水線技術進行設計的特點，提出一種全新的“分層多級流水線”設計技術，有效地解決了復雜控制系統的流水線優化設計問題。本文最后對芯片運行穩定性等問題進行了初步研究。指出了設計中的“競爭冒險”和飽受困擾之苦的“亞穩態”問題，分析了產生機理，并給出了常用的解決措施。
上傳時間： 2013-05-28
上傳用戶：ice_qi
在嵌入式系統的開發過程中，仿真器是一個必不可少的開發工具。特別是對于初級嵌入式系統開發工程師，借助一個功能強大的仿真器進行開發工作，可以達到事半功倍的效果。一個嵌入式仿真、調試系統支持單步執行、設置斷點、觀察變量內容及寄存器內容等功能。開發人員可以通過各類調試功能觀察變量和寄存器的變化，從而可以很清楚的了解整個程序運行的狀況，及時的調整和修改程序，并不需要反復的向芯片燒寫程序，就可以完成對于程序的調試工作。 @@ 本文在分析了目前市場上常用仿真器的設計原理的基礎上，提出了以三星公司的S3C44BO ARM7處理器為主CPU，通過以太網接口進行數據傳輸的ARMJTAT仿真器的設計方案。利用這種仿真器進行程序調試，不僅可以大幅度的提高下載速度，還可以實現仿真器資源的共享，而且調試時程序是在目標板上運行，仿真更接近于目標硬件。 @@ 文中首先對于傳統仿真器的設計原理、作用、存在的問題進行了研究，然后提出了基于S3C44BO的以太網接口的ARM-JTAG仿真器的設計。該仿真器的設計主要分為以下幾步：第一，提出總體設計方案，包括硬件的設計及軟件的設計。第二，詳細介紹該仿真器的硬件結構設計和程序開發過程，其中特別對以太網接口的設計進行了研究。第三，總結了該仿真器的功能、特點。 @@關鍵詞：仿真器；S3C44BO；以太網接口；JTAG；LwIP
上傳時間： 2013-06-16
上傳用戶：253189838
指令集仿真器是目前嵌入式系統研究中一個極其重要的領域，一個靈活高效且準確度高的仿真器不僅可以實現對嵌入式系統硬件環境的仿真，而且是現代微處理器結構設計過程中性能評估的重要工具. 仿真器的性能已經成為影響整個設計效率的重要因素，在現有的指令集仿真技術中，編譯型仿真技術雖然可以獲得高的仿真速度，但其對應用的假設過于嚴格，限制了其在商業領域中的應用；解釋型仿真器雖被普遍使用，但其缺點也很明顯，由于模擬過程中需要耗費大量時間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見，如何減少仿真過程中的指令譯碼時間，是提高仿真器的性能的關鍵。 本文旨在提出一個指令集仿真器的原型，重點解決指令解碼過程中的速度瓶頸，在其基礎可以進行擴充和改進，以適應不同硬件平臺的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過分析和比較找出了一般常用指令的編碼和實現規律，并在此基礎上進行了高級語言的描述，其后提出了改進版解釋型指令集仿真器的設計方案，包括為提高仿真器性能，減少譯碼時間，創新性的在流程設計中加入了預解碼的步驟，同時用自己設計的壓縮算法解決了因預解碼產生大量譯碼信息而帶來的內存過度消耗難題。接下來，描述了仿真器的實現，包括指令的取指、譯碼、執行等基本功能，并著重描述了如何通過劃分存儲域和存儲塊的方式模擬真實存儲器的讀寫訪問實現。 另外，需要特別指出的是，針對仿真器中普遍存在的調試難問題，本文從一線程序開發人員的角度，在調試模塊的設計中除了斷點設置、程序暫停、恢復等基本功能外，還添加了各類監視設備和程序跟蹤的功能，以期能提高本仿真器的實用性。 在文章的結尾，提出了仿真器的驗證方案，并按照該方案對仿真器進行了功能和性能上的驗證，最后對進一步的工作進行了展望。
上傳時間： 2013-08-02
上傳用戶：宋桃子
開關磁阻電機是電機技術與現代電力電子技術、微機控制技術相結合的產物，既具有結構簡單堅固、成本低、容錯能力強，耐高溫等優點，又在高度發展的電力電子和微機控制技術的支持下獲得了良好的可控性能，目前己經在多個工業部門得到應用。因此，開關磁阻電機在驅動調速領域有著良好的發展前景。本論文在對前人成果的廣泛了解和研究基礎上，以philip公司生產的LPC2101為主控芯片，充分利用其高速運算能力和面向電機控制的高效控制能力，設計并制作了SRM控制器與系統軟件。本文以開關磁阻電機的調速控制策略及其控制實現方法為主要研究內容，對開關磁阻電機的數學模型、功率變換器技術、控制策略、控制方案的實現進行了全面深入的研究。 全文的研究工作分為五個部分，第一部分介紹了開關磁阻電機調速系統的構成及基本工作原理，綜述了開關磁阻電機的國內外發展現狀、特點及研究動向，總結了開關磁阻電機系統存在的技術問題，提出了本文的研究目的和主要研究內容。 第二部分引用并討論了SR電動機的基本數學模型和準線性數學模型，然后基于此重點分析了與電動機運行特性密切相關的相電流波形與轉子角位移的函數關系，最后根據課題所關心的控制系統設計，在理論分析的基礎上提出了SR電動機控制方案并進行了原理性分析，對SR電動機各個運行階段的特點進行分析并初步提出控制方案。 第三部分對SR電動機調速系統的硬件設計進行了詳細說明，主要包括以LPC2101為核心的控制系統的研究與設計，根據SR電機的控制特點，盡可能地開發了LPC2101的硬件資源和軟件資源，使控制系統具有很高的控制精度和靈活性，然后對功率變換器進行了設計和制作，分析了各種主電路形式的優缺點，采用了新型IGBT功率管作為主開關元器件，使功率變換器結構得到簡化，設計了IGBT的功率驅動電路，并專門設計了電壓鉗位電路和諸如過壓、過流保護等保護單元，保證了整個系統安全可靠地運行，然后分析了SR電動機控制系統位置傳感器檢測電路設計、電流及電壓斬波電路設計、電流檢測及保護電路設計等。 第四部分主要介紹了系統的總體控制思想，分析了各個運行階段的控制策略，對控制策略的軟件實現進行了設計，并給出了軟件實現的具體流程圖，直觀地體現了軟件編程思想。最后，對系統進行了實驗研究及分析。目前，該控制系統已調試完畢，基本實現預期功能。 本文對以ARM為控制核心的開關磁阻電動機控制系統進行了研究，得出了基于有位置傳感器檢測的控制方案。針對SR電機的控制特點，充分利用了ARM的硬件資源，采用PID數字調節，發出相通斷信號和PWM信號，并和電流、電壓等保護信號相結合，實現對主功率元件的通斷控制。并且設計了相應的外圍硬件檢測、保護、控制及人機接口電路，使控制系統結構緊湊，可靠性高；系統的控制軟件設計，采用模塊化的程序設計方法，增強了系統的可讀性及可維護性，實現了一種電壓斬波和電流斬波控制相結合的控制方式;結合系統的硬件設計，開發了相應的軟件模塊，使系統具有完善的保護和控制性能。 本系統經過試驗，調速范圍可達100～2000轉/分，效率較高，性能優良，驗證了控制思想和控制方法的正確性。
上傳時間： 2013-04-24
上傳用戶：獨孤求源
LDPC碼以其接近Shannon極限的優異性能在編碼界引起了轟動，成為研究的熱點。隨著研究的不斷深入和技術的發展，目前，LDPC碼已經被多個通信系統定為信道編碼方案，并被應用到第二代數字視頻廣播衛星(DVB—S2)通信系統中。由于LDPC碼譯碼過程中所涉及的數據量龐大，譯碼時序控制復雜，如何實現LDPC碼譯碼器成為了人們研究的重點。 論文以基于FPGA實現LDPC碼譯碼器為研究目標，主要對譯碼算法選擇、譯碼數據量化、定點數據表示方式、譯碼算法關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對四種譯碼算法的糾錯性能和譯碼復雜度進行比較論證，選出適合硬件實現的譯碼方案。結合通信系統，對譯碼算法進行仿真分析，確定了譯碼算法的各個參數值和譯碼量化方案。 在系統仿真分析論證的基礎之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語言編寫譯碼功能模塊，并基于FPGA實現了固定譯碼長度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證，最后模擬通信系統完成了譯碼器的硬件測試。
上傳時間： 2013-04-24
上傳用戶：1234567890qqq
糾錯碼技術是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯碼，在線性分組碼中，它具有最強的糾錯能力，既能糾正隨機錯誤，也能糾正突發錯誤，在深空通信、移動通信、磁盤陣列、光存儲及數字視頻廣播(DVB)等系統中具有廣泛的應用。 DVD是一種高容量的存儲媒質。DVD技術的應用很廣泛，在數字技術中占有重要地位。DVD系統中采用里德-所羅門乘積碼(RS-PC：Reed-Solomon ProductCode)進行糾錯，RS碼譯碼器在伺服芯片中具有重要作用。 FPGA在開發階段具有安全、方便、可隨時修改設計等不可替代的優點，在電子系統中采用FPGA可以極大的提升硬件系統設計的靈活性，可靠性，同時提高硬件開發的速度和降低系統的成本。FPGA的固有優點使其得到越來越廣泛的應用，FPGA設計技術也被越來越多的設計人員所掌握。 本文首先介紹了編碼理論和常用的RS編譯碼算法，提出RS編碼器實現方案，詳細分析了譯碼器的ME算法和改進BM算法的實現，針對ME算法提出了一種流水線結構的糾刪糾錯RS譯碼器實現方案，在譯碼器復雜度和延時上作了折衷，降低了譯碼器的復雜度并提高了最高工作頻率，利用有限域乘法器的特性對編譯碼電路進行優化。這些技術的采用大大的提高了RS編譯碼器的效率，節省了RS編譯碼器占用的資源。在Xilinx公司的Virtex-II系列FPGA上設計并成功實現了RS(208，192)編譯碼器。
上傳時間： 2013-07-20
上傳用戶：xinshou123456
