基于N溝道MOS管H橋驅動電路設計與制作
標簽： MOS N溝道 H橋驅動 電路設計
上傳時間： 2014-08-01
上傳用戶：1109003457
肖特基二極管SR520-SR5100
標簽： SR 5100 520 肖特基二極管
上傳時間： 2013-11-04
上傳用戶：fdfadfs
根據基帶成型濾波器的工作原理，文中設計出了一種基帶成型濾波器的數字實現方案。該方案首先運用MATALB仿真工具得到信號基帶成型后的仿真數據，并將仿真數據存儲在FPGA中，然后通過查表操作實現了數字基帶成型濾波器的功能。文中還給出了通過MODELSIM得到的信號基帶成型后的仿真結果，仿真結果表明，由該方案所設計的基帶成型濾波器可以很好地完成通信系統中信號的成型特性。
標簽： 基帶成形濾波器 數字設計
上傳時間： 2013-11-09
上傳用戶：563686540
計數器是一種重要的時序邏輯電路，廣泛應用于各類數字系統中。介紹以集成計數器74LS161和74LS160為基礎，用歸零法設計N進制計數器的原理與步驟。用此方法設計了3種36進制計數器，并用Multisim10軟件進行仿真。計算機仿真結果表明設計的計數器實現了36進制計數的功能。基于集成計數器的N進制計數器設計方法簡單、可行，運用Multisim 10進行電子電路設計和仿真具有省時、低成本、高效率的優越性。
標簽： 歸零法 N進制計數器原
上傳時間： 2013-10-11
上傳用戶：gtzj
在理論模型的基礎上探討了電子勢壘的形狀以及勢壘形狀隨外加電壓的變化, 并進行定量計算, 得出隧穿電壓隨雜質摻雜濃度的變化規律。所得結論與硅、鍺p-n 結實驗數據相吻合, 證明了所建立的理論模型在定量 研究p-n 結的隧道擊穿中的合理性與實用性。該理論模型對研究一般材料或器件的隧道擊穿具有重要的借鑒意義。
標簽： p-n 隧道 擊穿 模型研究
上傳時間： 2013-10-31
上傳用戶：summery
本文的目的在于，介紹如何計算具有狹窄氣隙的圓形轉子電機中的繞組感應。我們僅處理理想化的氣隙磁場，不考慮槽、外部周邊或傾斜電抗。但我們將考察繞組磁動勢（MMF）的空間諧頻。 在圖1中，給出了12槽定子的軸截面示意圖。實際上，所顯示的是薄鋼片的形狀，或用于構成磁路的層片。鐵芯由薄片構成，以控制渦流電流損耗。厚度將根據工作頻率而變，在60Hz的電機中（大體積電機，工業用）層片的厚度典型為.014”（.355毫米）。它們堆疊在一起，以構成具有恰當長度的磁路。繞組位于該結構的槽內。 在圖1中，給出了帶有齒結構的梯形槽，在大部分長度方向上具有近乎均勻的截面，靠近氣隙處較寬。齒端與相對狹窄的槽凹陷區域結合在一起，通過改善氣隙場的均勻性、增加氣隙磁導、將繞組保持在槽中，有助于控制很多電機轉子中的寄生損耗。請注意，對于具有名為“形式纏繞”線圈的大型電機，它具有直邊矩形槽，以及非均勻截面齒。下面的介紹針對兩類電機。
標簽： 如何計算 轉子 電機 繞組
上傳時間： 2013-10-13
上傳用戶：我干你啊
影響數字信號處理發展的最主要因素之一就是處理速度。DFT使計算機處理頻域信號成為可能，但當N很大時，直接計算N點DFT的計算量非常大。FFT可使DFT的運算量下降幾個數量級，從而使數字信號處理的速度大大提高。本文介紹了如何利用高性能數字信號處理器實現FFT算法，給出了程序流程圖及關鍵程序源碼。該算法采用基2 FFT算法，參數計算主要采用查表法，計算量小，實時性高。在電網諧波檢測應用中表明，該方法既能有效地檢測出電網諧波，又能滿足實時性要求。
標簽： FFT 算法 電網諧波 檢測
上傳時間： 2013-10-21
上傳用戶：asaqq
介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準電路。本文在原有Banba帶隙基準電路的基礎上，通過采用共源共柵電流鏡結構和引入負反饋環路的方法，大大提高了整體電路的電源抑制比。 Spectre仿真分析結果表明：在-40~100 ℃的溫度范圍內，輸出電壓擺動僅為1.7 mV，在低頻時達到100 dB以上的電源抑制比（PSRR），整個電路功耗僅僅只有30 μA。可以很好地應用在低功耗高電源抑制比的LDO芯片設計中。
標簽： CMOS 高電源抑制 帶隙基準 電壓源
上傳時間： 2013-10-27
上傳用戶：thesk123
N+緩沖層設計對PT-IGBT器件特性的影響至關重要。文中利用Silvaco軟件對PT-IGBT的I-V特性進行仿真。提取相同電流密度下，不同N+緩沖層摻雜濃度PT-IGBT的通態壓降，得到了通態壓降隨N+緩沖層摻雜濃度變化的曲線，該仿真結果與理論分析一致。對于PT-IGBT結構，N+緩沖層濃度及厚度存在最優值，只要合理的選取可以有效地降低通態壓降。
標簽： PT-IGBT 緩沖層
上傳時間： 2013-11-12
介紹一種高電源抑制比帶隙基準電路的設計與驗證
標簽： 高電源抑制 帶隙基準 電路設計
上傳時間： 2013-10-08
上傳用戶：642778338
蟲蟲下載站版權所有 京ICP備2021023401號-1
