<tfoot id="wk8i0"></tfoot>
<abbr id="wk8i0"></abbr>
設計高速電路必須考慮高速訊 號所引發(fā)的電磁干擾、阻抗匹配及串音等效應，所以訊號完整性 (signal integrity)將是考量設計電路優(yōu)劣的一項重要指標，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應，才比較可能獲得高品質且可靠的設計， 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發(fā)之 各種效應(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進修學習，否則無法全盤了解儀器之功能，因而無法有效發(fā)揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規(guī)範也必須熟悉，像眼圖分析，探針 效應，抖動(jitter)測量規(guī)範及高速串列介面量測規(guī)範等實務技術，必須充分 了解研究學習，進而才可設計出優(yōu)良之教學教材及教具。
標簽： 高速電路
上傳時間： 2021-11-02
上傳用戶：jiabin
網絡奇技贏巧大搜捕
標簽： 網絡
上傳時間： 2013-04-15
上傳用戶：eeworm
Tanner Pro集成電路設計與布局實戰(zhàn)指導
標簽： Tanner Pro 集成電路設計 布局
上傳時間： 2013-07-11
CMOS電路設計·布局與仿真
標簽： CMOS 電路設計 布局 仿真
上傳時間： 2013-06-16
專輯類-實用電子技術專輯-385冊-3.609G --CMOS電路設計·布局與仿真-711頁-62.5M.pdf
標簽： CMOS 62.5 711
上傳時間： 2013-06-11
上傳用戶：love_stanford
專輯類-EDA仿真相關專輯-56冊-2.30G Tanner-Pro集成電路設計與布局實戰(zhàn)指導-233頁-3.9M.pdf
標簽： Tanner-Pro 233 3.9
上傳時間： 2013-04-24
上傳用戶：royzhangsz
專輯類-網絡及電腦相關專輯-114冊-4.31G 網絡奇技贏巧大搜捕.pdf
上傳時間： 2013-07-25
上傳用戶：小寶愛考拉
本文對嵌入硬核的FPGA布線通道寬度分布和改進FPGA布局算法進行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中，引入了四種架構，其布線通道寬度分布函數(shù)分別為均勻、脈沖、高斯和三角分布。通過修改VPR工具的源代碼，使平臺適用于具有嵌入硬核的FPGA架構，利用MCNC基準電路來測試這四種架構的性能。實驗結果表明：在以網線平均長度作為指標的測試中，通道寬度均勻分布的架構具有更短的布線長度、更優(yōu)的性能。
標簽： FPGA 低功耗 布局布線
上傳時間： 2013-06-01
上傳用戶：JGR2013
TI公司的一片介紹DC-DC的布局的文章，說的非常的精彩！也很實用，可以說對設計電源的工程師來說，是個難得的好教程！
標簽： DCDC_PCB 布局
上傳時間： 2013-07-27
上傳用戶：william345
關于數(shù)字地和模擬地的布局原則和布線原則，
標簽： 數(shù)字地 布局 布線規(guī)則
上傳用戶：WMC_geophy
蟲蟲下載站版權所有 京ICP備2021023401號-1
<dfn id="uagke"></dfn>
