使用Quartus II Timequest時序分析器約束分析設計
標簽： Timequest Quartus II 時序
上傳時間： 2013-10-12
上傳用戶：1417818867
在ISE中直接調用chipscope進行在線邏輯分析
標簽： chipscope ISE 邏輯分析
上傳時間： 2013-11-02
上傳用戶：13188549192
04_使用Timequest約束和分析源同步電路
標簽： Timequest 分 同步電路
上傳時間： 2015-01-01
上傳用戶：梧桐
首先介紹了采用直接數字頻率合成（DDS）技術的正弦信號發生器的基本原理和采用FPGA實現DDS信號發生器的基本方法，然后結合DDS的原理分析了采用DDS方法實現的正弦信號發生器的優缺點，其中重點分析了幅度量化雜散產生的誤差及其原因，最后針對DDS原理上存在的幅度量化雜散，利用FPGA時鐘頻率可調的特點，重點提出了基于FPGA實現的DDS正弦信號發生器的兩種改進方法，經過MATLAB仿真驗證，改進方法較好的抑制了幅度量化雜散，減小了誤差。
標簽： FPGA DDS 雜散分析
上傳時間： 2013-11-21
上傳用戶：himbly
時序分析的好資料
標簽： 時序分析
上傳時間： 2013-12-21
上傳用戶：yuhaihua_tony
信號完整性 分析 新手入門知識
標簽： 信號完整性 分
上傳時間： 2013-10-31
上傳用戶：wangjg
電子發燒友網核心提示：Altera公司昨日宣布，在業界率先在28 nm FPGA器件上成功測試了復數高性能浮點數字信號處理（DSP）設計。獨立技術分析公司Berkeley設計技術有限公司（BDTI）驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發套件上簡單方便的高效實現Altera浮點DSP設計流程，同時驗證了要求較高的浮點DSP應用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。 Altera的浮點DSP設計流程經過規劃，能夠快速適應可參數賦值接口的設計更改，其工作環境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級模塊庫，支持FPGA設計人員比傳統HDL設計更迅速的實現并驗證復數浮點算法。這一設計流程非常適合設計人員在應用中采用高性能 DSP，這些應用包括，雷達、無線基站、工業自動化、儀表和醫療圖像等。
標簽： Altera FPGA DSP 28
上傳用戶：sunshie
常用PCB基材性能分析
標簽： PCB FR 基材 性能分析
上傳時間： 2013-11-08
上傳用戶：epson850
PCB板常見按故障分析
標簽： PCB 故障分析
上傳時間： 2013-10-30
上傳用戶：1234567890qqq
對高速PCB中的微帶線在多種不同情況下進行了有損傳輸的串擾仿真和分析, 通過有、無端接時改變線間距、線長和線寬等參數的仿真波形中近端串擾和遠端串擾波形的直觀變化和對比, 研究了高速PCB設計中串擾的產生和有效抑制, 相關結論對在高速PCB中合理利用微帶線進行信號傳輸提供了一定的依據.
標簽： PCB 微帶線 串擾分析
上傳時間： 2015-01-02
上傳用戶：haohao
蟲蟲下載站版權所有 京ICP備2021023401號-1
